深度剖析四通道信號源技術

信號發生器是科學實驗、工業生產等各個領域必不可少的電子儀器，目前，常用的信號發生技術主要有：基於模擬電子技術、鎖相頻率合成、直接頻率合成和直接數字頻率合成(DDS)等幾種。近幾年來，隨著科學技術的進步，信號發生技術也獲得了充足的發展，並且向高頻率、高解析度、高穩定性和多通道等幾方面發展，基於DDS的信號發生技術，具有高解析度、高穩定性等一系列優點，且能實現多波形、多通道和輸出頻率從極低頻至高頻(大於200 MHz)的信號輸出，是信號發生技術的發展方向。以美國ADI公司為代表研發、生產了AD9XXX系列DDS晶片，已廣泛應用於各類信號發生器及其他各項領域。本文詳細介紹由美國ADI公司最新推出的AD9959DDS晶片構成的四通道信號源的研製，信號源的每個通道均可獨立輸出1 Hz～200 MHz的寬帶正弦波信號，輸出幅度範圍為1 mVpp～4 Vpp，諧波失真小於等於5％，且通道之間相位均獨立可調。

1 AD9959晶片簡介

AD9959 DDS晶片是美國ADI公司近年來推出的四通道、內部時鐘頻率高達500MHz的直接數字頻率合成器晶片。採用56腳LFCSP封裝，1．8 V供電，低功耗。可直接輸出高達200 MHz的模擬正弦波信號，每通道幅度、相位均獨立可調。

AD9959的主要特徵如下：

(1)4個獨立的DDS通道，每個通道能獨立控制頻率、相位和幅度；

(2)具有頻率、相位、幅度線性掃描、調製功能；

(3)32位頻率控制寄存器；

(4)14位相位偏移控制寄存器；

(5)10位幅度輸出控制寄存器；

(6)具有高速的串行I／O口。

AD9959具有16級的頻率、相位或幅度調製，由外部管腳輸入數據控制。支持頻率、相位或幅度線性掃描和調製，廣泛應用於雷達和其他儀器設備。

2 四通道寬帶信號源的組成

四通道寬帶信號源主要由AD9959晶片及外圍電路、差動放大器、低通濾波器、寬帶放大器、數控衰減器和單片機控制電路等幾部分組成，如圖1所示。

2．1 AD9959晶片外圍電路

AD9959晶片17腳(DAC_RSET)外接一電阻Rset，一端接地，該電阻用來控制晶片內部DAC輸出電流範圍，電流IOUT一般取8～10 mA左右。

Rset=18．91／IOUT (1)

AD9959晶片每個通道均有2個輸出端．即，IOUT和IOUT，屬於源極開路的電流輸出方式，每個輸出端均須接一個50Ω的上拉電阻，以完成電流→電壓的轉換。

2．2 差動放大器

AD9959晶片內部每個通道輸出均為差分方式輸出(CH_IOUT和)，實際應用時為簡單起見可採用單端輸出方式，通常用CH_IOUT端。在滿幅度輸出時波形質量尚可，但在小幅度輸出時波形失真較大。這是由於DDS晶片內部會產生大量雜散頻率的幹擾。較好的解決方式就是利用差分方式輸出，可以有效地將疊加在輸出端的通常是同相的幹擾予以抵消。

差分方式輸出採用寬帶差分變壓器，但受差分變壓器本身帶寬限制，例如Mini公司的寬帶變壓器，頻率下限只能到0．3 MHz(-3 dB)。為了解決該問題，採用了有源差分運放，如圖2所示。採用電流負反饋寬帶運放OPA2658，-3 dB帶寬為800 MHz。電路是一個基本差動放大器形式，同相和反相的輸入阻抗均為50 Ω，若Rt1=Rt2，Rf1=Rf2，則傳遞函數為：

usc=UOUT-(-UOUT)=2UOUT (2)

由於AD9959每通道輸出為互補形式，經差分放大器後輸出有效成分疊加了，而同相的幹擾成分則相互抵消，使波形失真得到改善。

2．3 低通濾波器

DDS晶片內部為直接數字合成波形，輸出有包括時鐘頻率在內的雜散頻率幹擾，通常在輸出端(本例為差分放大器輸出端)設置低通濾波器，以有效濾除幹擾的產生。

橢圓函數濾波器在有限頻率上既有零點又有極點。極零點在通帶內產生等波紋，阻帶內的有限傳輸零點減小了過渡區，使其可獲得極為陡峭的衰減特性曲線

根據相關文獻，用歸一化圖表設計了一個滿足以下要求的橢圓函數低通濾波器，要求濾波器截止頻率為200 MHz，輸入和輸出阻抗均為50 Ω，帶內最大波紋小於0．25 dB，在264 MHz處最小衰減為60 dB。設計步驟如下：

(1)將已知條件歸一化，計算低通濾波器的陡度係數As。

As=fs／fc=264／200=1．32 (3)

(2)文獻中表明，ρ為20％時(0．18 dB的波紋)，需要一個n=7階的濾波器。選擇Ωs不大於2，Amin為60 dB或更大的濾波器。

這裡選擇對應於θ=50°的電路，因為電路Ωs=1．305，Amin=62．3 dB符合設計要求。濾波器電路如圖3所示，其歸一化元件值參考相關文獻。

(3)用Z=50 Ω和頻率標度係數FSF(2fc)即1．256×10對濾波器去歸一化。

2．4 寬帶放大器和數控衰減器

由於DDS晶片輸出信號幅度較小，在經過差分放大器後只有0．3 Vpp，在很多實際應用中不能滿足需求，設置了2級寬頻帶放大器，放大倍數設定為13～16倍，使得信號源最大輸出可達到4 Vpp以上。該放大器採用了德州儀器的寬帶電流負反饋運放THS3022，轉換速率為9 000 V／μs，3 dB帶寬為2GHz。

在實際應用中有時需幅度低至數毫伏的信號，因而設置了五位數控衰減器。衰減器採用高頻無感電阻器構成的T型衰減電路，步進為2 dB，最大衰減為62 dB。結合AD9959晶片內部幅度調整，可實現信號源幅度的大範圍、高精度輸出。

2．5 單片機控制電路

AD9959晶片的I／O控制電壓為3．3 V，選用了C8051F020型單片機，該單片機工作速度快，抗幹擾能力強，且採用8051內核，指令跟國內最為普及的8051系列單片機兼容。

單片機控制電路在硬體設置上安排了一個4×5鍵盤，128×64液晶點陣顯示器。另外還設置了一個旋鈕，用於快速調整頻率或幅度，使用極其方便。

3 PCB板電磁兼容設計

信號源所用DDS晶片是一個數模混合晶片，信號源本身又有大量模擬電路，它們都存在於一個受到嚴重電磁汙染的環境中，不論這些汙染是來自如手機這類外部源，還是來自本身的開關電源或數字處理器這類內部器件，它們都是人類所造成的電磁噪聲。為了以最為容易和最低的成本來獲得電路所要求的抗擾度電平以及信噪比，PCB板的EMC技術則是絕對必要的技術手段和措施。

3．1 PCB板整體設計考慮

為了兼顧信號源的電磁兼容特性和成本兩方面因素的考慮，PCB板採用4層板設計，頂層為走線層，第二層為接地層(0 V參考面)，第三層為數字電源層，第四層(底層)為模擬電源層，跟傳統4層板有所不同，傳統4層板底層通常也是走線層，但在本設計中，信號走線較少，且AD9959晶片管腳的數字電源端和模擬電源端分開，因此安排底層為模擬電源層，杜絕數位訊號和模擬信號的相互幹擾。

3．2 PCB板與底板的搭接

典型的電路結構大多是採用將PCB板固定到一個導電底板的結構，信號源中將PCB板的0 V參考面搭接到底板上，以改善EMC性能在所關心頻率上的一個低阻抗連接。搭接採用金屬銅柱，為了避免結構諧振，以λ／20作為幾何尺寸的通用準則(經驗規則)，即PCB板與底板的搭接點之間，相鄰的距離須小於最高頻率的λ／20。

3．3 去耦合技術

在每個IC晶片的每個電源管腳都要使用去耦合電容，並連接到0 V參考面上，為了最大限度地降低磁場和電場的發射，去耦合電容要非常靠近器件的電源管腳。去耦合電容必須是等效串聯電感(ESL)非常小的電容，例如Murata公司的GRH700系列。

去耦合電容容量在10～100nF之間，在信號源放大電路部分還要有一個低頻去耦合電容(10μF電解電容)。另外信號源的每個不同類型的電源(數字和模擬的)，不同電源電壓的電源，都要通過π型LC濾波器供電。

3．4 匹配傳輸線技術

匹配傳輸線技術可以使得高頻信號在很長距離上相互傳輸而不會引起波形的過分失真。

從信號完整性角度出發，當信號的傳播時間(tp)等於或超過信號真實上升時間的一半時(tp≥tr／2)就應該用匹配傳輸線，這樣波形的失真和眼孔圖的閉合程度是可以接受的。

從EMC的角度考慮，更為保守的作法是當tp≥tr／12時就應該使用傳輸線技術。本例中信號最高頻率為200MHz，上升時間約2 ns，即當信號在線條中的傳播時間tp≥(2／12)ns時，則電路板走線大於50 mm時，就應該使用傳輸線技術。

4 實驗結果

信號源在確定了硬體系統結構後，設計並製作了硬體電路，通過軟體編程、系統調試後，對輸出信號進行了測試，頻率指標由AD9959的外接晶振源決定，輸出幅度指標由衰減器所採用的的電阻(精度為1％)決定，最後使用GSP-827型(2．7 GHz)的頻譜分析儀，對信號諧波失真進行了實測，諧波失真在3％以內，測試結果如表1所示。

打開APP閱讀更多精彩內容

聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容圖片侵權或者其他問題，請聯繫本站作侵刪。 侵權投訴