基於74LS161的扭環形計數器自啟動設計

2020-12-06 電子發燒友

基於74LS161的扭環形計數器自啟動設計

發表於 2018-01-17 18:05:43

MSI可編程計數器74LS161是同步二進位加法計數器，常規使用方法是構成各種不同進位的加法計數器。如果進行非常規使用，改變其使用方向，就可進一步發揮其功能和作用，因此，擴展專用集成電路的應用領域是一項有實際意義的研究。

分析了扭環形計數器工作時的狀態轉換過程和MSI可編程計數器74LS161的邏輯功能，提出了採用74LS161構成扭環形計數器一些新的設計方案及幾種邏輯修改方法。

1、基本原理

4位MSI可編程同步二進位加法計數器74LS161的真值表如表1所示。其中EP、ET為計數控制端，/LD為預置數控制端，D0、D1、D2、D3為預置數輸入端，/RD為異步置零控制端，CP為計數脈衝輸入端，D0、D1、D2、D3為狀態輸出端，C為進位輸出端，「×」表示任意值。

由表1可知，在/RD=1條件下，74LS161可編程計數器由EP、ET及/LD控制，具有計數、預置數和保持3種功能。

表1  74LS161可編程計數器的真值表

將可編程計數器74LS161的狀態輸出反饋到預置數輸入端，實現「次態=預置數」的時序關係並進行自啟動邏輯修改設計，可實現扭環形計數器自啟動設計。

則可實現由Q3向Q0方向移位操作的移位型計數功能，即扭環形計數功能，其狀態變化過程如圖1所示。

圖1  扭環形計數器的狀態變化過程

圖2為4位扭環形計數器的有效狀態轉換圖，1000、1100、1110、1111、0111、0011、0001、0000等8個狀態為有效狀態，其餘的24－8=8個冗餘狀態為無效狀態。

圖2  4位扭環形計數器有效狀態轉換圖

式（1）為不能自啟動時74LS161各預置數輸入端激勵函數的邏輯表達式，對其中任何一位預置數輸入端激勵函數進行邏輯修改，可實現扭環形計數器的自啟動設計。

2、自啟動設計的預置數輸入端激勵函數邏輯修改方案

2.1、D3=f（Q3，Q2，Q1，Q0），D2=Q3n，D1=Q2n，D0=Q1n時，邏輯修改Q3位激勵函數做出D3的卡諾圖，由圖2所示的4位扭環形計數器有效狀態轉換圖在所有表示有效狀態的小格內填第1位次態值、剩餘表示無關項的小格內填×值，並畫包圍圈最小化求解（見圖3）。

由圖3畫出無效狀態的狀態轉換圖（見圖4），所設計的電路不能自啟動，需在卡諾圖上修改求D3包圍圈的圈法。

圖3  D3的卡諾圖及求解化簡

圖4  設計電路無效狀態的狀態轉換圖

1）修改方案1：在D3的卡諾圖上改變包圍圈的圈法，如圖5所示。畫出邏輯修改後無效狀態的狀態轉換圖如圖6所示，所設計的電路有自啟動功能。

圖5  D3的卡諾圖求解化簡的修改方案1

圖6  修改方案1無效狀態的狀態轉換圖

由圖5得D3的最小化激勵函數為

由式（3）及式（1）可畫出所設計自啟動4位扭環形計數器的邏輯圖。

2）修改方案2：在D3的卡諾圖上改變包圍圈的圈法，如圖7所示。畫出邏輯修改後無效狀態的狀態轉換圖，如圖8所示，所設計的電路有自啟動功能。

3、結語

基於74LS161的扭環形計數器自啟動設計技術，提出了採用MSI器件設計扭環形計數器的方法，該方法具有實際應用意義。

將可編程計數器74LS161的狀態輸出反饋到預置數輸入端，實現「次態=預置數」的時序關係，並進行自啟動邏輯修改，進行扭環形計數器設計，可簡化電路的設計過程。

打開APP閱讀更多精彩內容

聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容圖片侵權或者其他問題，請聯繫本站作侵刪。 侵權投訴

相關焦點

  • 74ls194實現環形計數器
    扭環形計數器是滿足f（Q0，Q1，…，Qn－Q）＝Qn－1的移位型計數器，圖1為4位扭環形計數器的有效狀態轉換圖． 　　用移位寄存器74LS194構成扭環形計數器，狀態變化在右移移位或並行輸入符合右移規律的數碼基礎上進行，對數據右移串行輸入端或數據並行輸入端的激勵函數進行自啟動設計。
  • 基於74LS161的60進位計數器設計方案介紹
    打開APP 基於74LS161的60進位計數器設計方案介紹 發表於 2018-01-17 13:58:47 計數器不僅能用於對時鐘脈衝計數
  • 計數器74ls161工作原理(分頻電路、真值表、邏輯功能)
    打開APP 計數器74ls161工作原理（分頻電路、真值表、邏輯功能） 發表於 2018-01-17 19:14:24 74LS161
  • 計數器74LS161的Multisim仿真
    74LS161是具有異步置零、計數、預置數和保持功能的可編程集成中規模同步4位二進位加法計數器。 74LS161計數器可從Muhisim的TTL數字IC庫中找出，字組產生器、邏輯分析儀分別從虛擬儀器庫中找出。 （2）設置字組產生器 確定字組產生器產生的74LS161計數器所需的時鐘脈衝、控制信號等各個字的內容，在字組產生器中依次輸入各字組數據，進行所有字組信號的設置。
  • 74LS161集成計數器電路(2、3、4、6、8、10、60進位計數器)
    74LS161功能介紹 74LS161是4位二進位同步計數器，該計數器能同步並行預置數據，具有清零置數，計數和保持功能，具有進位輸出端，可以串接計數器使用。 二、74LS161集成計數器電路（60進位計數器） 實現60進位加法計數器需要2片161，它們之間的連接方式又分同步和異步兩種。 1）異步連接方式。低位的161通過置數法設計為十進位加法計數器，每十個CP向高位161進一。當高位161計數到0110（即6）時，對兩片161同時清零，電路回到0狀態。電路圖如圖5所示。
  • 74ls90設計60進位計數器
    2.計數器設計組成 　　1） 用兩個74ls192晶片和一個與非門實現。 　　2） 當定時器遞增到59時，定時器會自動返回到00顯示，然後繼續計時。 　　3） 本設計主要設備是兩個74LS160同步十進位計數器，並且由200HZ，5V電源供給。作高位晶片與作低晶片位之間級聯。
  • 數字電路實驗15——環形計數器
    設計一個4位右循環一個1的環形計數器。將移位寄存器的輸出q0連接到觸發器q3的輸入，並且在這4個觸發器中只有一個輸出為1，另外3個為0，這樣就構成了一個環形計數器。初始化復位時，給q0一個置位信號，則唯一的1將在環形計數器中循環移位，每4個時鐘同期輸出一個高電平脈衝。
  • 利用74LS161實現複雜狀態機
    時序邏輯電路的設計通常用觸發器來實現，狀態機越複雜，設計過程也越複雜。利用MSI（Medium-ScaleIntegration）也可以實現複雜狀態機，雖然設計過程比利用觸發器實現要複雜，但電路相對簡單。在數字邏輯系統中，計數器是基本部件之一。集成計數器晶片類型很多，文中主要討論使用MSI同步計數器74LS161進行複雜狀態機的設計。
  • 移位寄存器74ls194應用電路圖大全(雙向移位寄存器/74HC93/環形...
    打開APP 移位寄存器74ls194應用電路圖大全（雙向移位寄存器/74HC93/環形計數器） 發表於 2018-05-09 10:10:16
  • 白熾燈環形計數器電路圖
    白熾燈環形計數器電路圖
  • 74ls160構成24進位計數器
    打開APP 74ls160構成24進位計數器 發表於 2018-01-18 15:43:05 24進位計數器電路（一） 1、計數器設計框圖
  • 基於計數器的數字電子鐘的設計
    摘要：本設計是一個基於計數器的數字電子鐘裝置。該裝置電路的主要組成部分是555定時器、分頻器、計數器、解碼器、顯示器、校時電路。解碼代替機械式傳動。用LED顯示器代替指針顯示進而顯示時間，減小了計時誤差。
  • 74ls194引腳圖及功能_74ls194功能表_74ls194應用電路
    74LS194介紹 移位寄存器是指寄存器中所存的代碼能夠在移位脈衝的作用下依次左移或右移。74LS194是一個4位雙向移位寄存器，最高時鐘脈衝為36MHZ，其邏輯符號及引腳排列如圖1所示： 74LS194引腳功能
  • 6進位計數器設計方案匯總(三款模擬電路原理圖分享)
    6進位計數器設計方案。 6進位計數器設計方案一：基於74LS161的6進位計數器設計 ，但以在74LS161晶片的12、13 腳（輸出信號） 1腳（Rd 非） 之間加了一個與非門，當輸Rd （非） 就會自動由出的信號到0110 時，變為『0『，這時74LS161就完成了清零「1』功能進入下一個循環狀態，這樣就完成了從0-5 的六進位計數功能。
  • 12進位計數器設計方案匯總(五款模擬電路設計原理及程序分享)
    12進位計數器設計方案。 12進位計數器設計方案一：用74161設計十二進位計數器 1.74161為十六進位計數器，設計十二進位計數器時1片就可以滿足要求。 2.新建BDF文件及保存工程同前篇。 3.將所需要的元器件和引腳拖入區域內並完成連接，如圖1所示
  • 異步計數器真值表
    這種類型的異步計數器在輸入時鐘信號的每個後沿從0000開始向上計數，直到達到輸出1001（十進位9）。輸出QA和QD現在都等於邏輯「1」。在應用下一個時鐘脈衝時，74LS10與非門的輸出從邏輯「1」變為邏輯「0」電平。
  • 基於電晶體圖示儀的CPLD控制器設計
    本文設計的電晶體圖示儀就是這樣一種新型儀器，除改善了原有儀器不足之外，還擴展了儀器功能，具有圖形保存，數據處理，界面顯示靈活，可操作性強，性能價格比高等優點。本系統的關鍵是設計CPLD控制器，以解決單片機、存儲器和A/D轉換器之間的時序配合關係。　　2 數據採集電路功能模塊確定　　數據採集電路的構成如圖3所示。除了包含單片機、控制器、存儲器、和A/D轉換器外，還有地址計數器和數據鎖存器。
  • 基於FPGA的交流電測量儀的設計
    如果電壓低於正常電壓的80%或達到正常電壓的120%，或者頻率低於49.00 Hz或高於51.00 Hz時，啟動報警電路。 　　在實際設計時，FPGA晶振為40 MHz，用於準確定時，以確定每個採樣的間隔時間，從而準確地啟動A/D轉換，同時ADS7804晶片的轉換時間為10 μs左右，本採樣周期為156.25 μs，本設計完全滿足FPGA及時精確的採樣要求。
  • 一種基於CPLD的單片機脈衝信號源設計
    這些基於EEPROM的器件能夠組合傳輸延遲快至5.0ns，16位頻率為178MHz。此外，它們的輸入寄存器的建立時間非常短，能夠提供多個系統時鐘且有可編程的速度/功率控制。　　MAX7000S是MAX7000系列的增強型，具有高密度，是通過工業標準4引腳JTAG接口實現在線可編程的，在線編程電壓為5V。
  • JN338智能數字式轉矩轉速傳感器設計
    將專用的測扭應變片用應變膠粘貼在被測彈性軸上以組成應變電橋，只要向應變電橋提供電源即可測得該彈性軸受扭的電信號，然後將該應變信號放大，再經過壓／頻轉換變成與扭應變成正比的頻率信號。傳感器的能源輸入及信號輸出是由兩組帶間隙的特殊環形旋轉變壓器承擔的，因此可實現能源及信號的無接觸傳遞。該應變傳感器測量原理如圖２所示。