利用智能型電荷共用技術來降低功耗及提高列驅動器的性能

平板顯示器的清晰度及刷新率不斷提高，使掃描線的刷新率也隨著越來越快，而這方面的要求又與系統設計工程師儘量節省系統用電的設計有直接的矛盾。美國國家半導體專有的智能型電荷共用技術不但可以減低功耗，而且又可提高列驅動器的輸出性能。只要按照正確的方法使用，智能型電荷共用技術可將列驅動器的功耗減少達 40% ，而且又可縮短輸出的穩定時間。
　　本文將會討論智能型電荷共用技術的運作原理，也會介紹這種技術與列驅動器常用的電源管理技術之間的異同，最後會詳述如何利用美國國家半導體 FPD33584 與 FPD33620 列驅動器的智能型技術控制電荷共用的過程。
　　智能型電荷共用技術的運作原理
　　智能型電荷共用技術有自己的一套運作原理。基本上，它將儲存在薄膜電晶體 (TFT) 液晶顯示器 (LCD) 各行掃描線內的能量重新分配，並且無需耗用電力便可驅動各行掃描線至其最終數值的一半。這種技術之所以能夠發揮這樣的成效，完全是因為在點或 n 線反相電路之中有一半掃描線被驅動至比 VCOM 高的電壓，而另一半則被驅動至比 VCOM 低的電壓。
　　圖 1、圖 2 及圖 3 顯示智能型電荷共用技術的基本操作過程。在這個示例之中，平板顯示器的每行掃描線可視為大約相等於列驅動器的輸出放大器上的電阻電容電路 (RC) 負載的總和。為方便進行量化分析，各行掃描線應作為分散負載處理，由於現在只用作解釋電荷共用的運作原理，因此可當作相加負載處理。
　　圖 1 顯示開始共用電荷之前的一霎間的情況。每一相間掃描線的電壓分別處於 VCOM 之上及之下。列驅動器內設有一系列的開關，可將所有掃描線連成短路。共用電荷之前，所有開關都已開啟。
列驅動器
　　電壓在 VCOM 之上 電壓在 VCOM 之下 電壓在 VCOM 之下
平板顯示器


　　 圖 1：在共用電荷之前的一霎間的掃描線電壓

　　圖 2 顯示共用電荷時的情況。輸出放大器已置於怠機狀態 (hi-Z 模式)，而此時開關器已全部關閉。電流按照箭頭所示的方向由電壓比 VCOM 高的掃描線流向電壓比 VCOM 低的掃描線。共用電荷時，輸出放大器不會耗用電源。
列驅動器
　　電壓在 VCOM 之上 電壓在 VCOM 之下 電壓在 VCOM 之下
平板顯示器

　　 圖 2：共用電荷時掃描線的電壓

　　圖 3 顯示共用電荷之後的一霎間的掃描線電壓。雖然開關再次開啟，但各行掃描線的電壓與 VCOM 相同。輸出放大器就在這一刻進入傳統驅動狀態。要注意的一點是，輸出只需將掃描線由 VCOM 驅動到最後階段的電壓，而非在整個電壓範圍內由頭至尾驅動。

列驅動器
　　VCOM 電壓 VCOM電壓 VCOM 電壓
平板顯示器

　　 圖 3：共用電荷之後的一霎間掃描線的電壓

　　智能型電荷共用技術也設有監控 POL 信號的監控電路。各行掃描線只在 POL 信號進行切換時才以短路連在一起，顯示掃描線電壓正在改變其極性，並確保其極性與 VCOM 相反。以 n 線反相電路來說，並非每行掃描線都切換電壓。採用智能型電荷共用技術有助提高電荷共用功能的效率。
　　智能型電荷共用技術與傳統驅動器之間的分別
　　採用智能型電荷共用技術的列驅動器的輸出波形從外形看與傳統列驅動器的輸出波形不同。圖 4 顯示這兩種不同的輸出波形。以這兩種輸出波形來說，VHxx 是上半部分 (電壓比 VCOM 高) 的輸出電壓，而 VLxx 是下半部分 (電壓比 VCOM 低) 的輸出電壓。圖中上方的波形 (a) 是傳統驅動器的輸出波形。無論在電壓範圍內的哪一位置，轉換率仍可保持相對穩定。圖中下方的波形 (b) 是採用智能型電荷共用技術的列驅動器的輸出波形。智能型電荷共用技術的波形可分為兩個部分。第一部分是電荷共用時間的部分。量度列驅動器的輸出電壓時，這部分的轉換率一直很快，然後才穩定下來，與 VCOM 電壓看齊。共用電荷完畢之後，輸出放大器進入傳統的驅動模式，其輸出波形與傳統驅動器的波形極為相似。


　　a：傳統的輸出波形
　　b：共用電荷的輸出波形
　　 圖 4：a 部分為傳統驅動器的輸出波形，而 b 部分為採用智能型電荷共用技術的驅動器的輸出波形

　　智能型電荷共用技術與目前市場上的列驅動器所普遍採用的節能技術基本上完全不同。目前市場上很多列驅動器都有低功率模式可供選擇。以大部分應用方案來說，這個模式可減低流入輸出放大器的偏壓電流，以便節省能源。但這樣始終會降低輸出的平均轉換率。對於負載較小及清晰度較低的小型平板顯示器來說，這個解決方案已相當足夠。但轉換率一旦減慢，性能也會隨著降低，對於高清晰度、高負載的新一代平板顯示器來說，這樣便遠遠不能滿足要求。
　　智能型電荷共用技術不但可以節省能源，而且又可同時提高平板顯示器的平均轉換率，因為儲存在各行掃描線之內的能源可以即時提供較大的電流，這是傳統放大器所無法做到的。由於美國國家半導體的列驅動器擁有這個優點，因此一方面可以支持更高的實際轉換率，而另一方面又可減低功率。
　　如何充分利用 FPD33584 及 FPD33620 的智能型電荷共用技術
　　為了充分發揮電荷共用的優點，電荷共用時間的長短應根據平板顯示器的負載大小而設定。電阻電容電路 (RC) 負載較小的平板顯示器即使需要較少共用電荷，也比電阻電容電路負載較大的平板顯示器節省更多能源。美國國家半導體設計 FPD33584 及 FPD33620 這兩款列驅動器時已充分考慮電荷共用的時間長短，確保無需加設外置電路或添加輸入管腳也可控制時間長短。
　　對於大部分平板顯示器的負載來說，美國國家半導體一般會建議將電荷共用時間確定為 500 ns 至 1 ms。以採用相當於 50 kW 及 150 pF 負載的平板顯示器為例來說，由於負載較大，因此可能需要較長的電荷共用時間才可節省更多電力及發揮更卓越的性能。至於如何為個別的應用方案選擇適當的電荷共用時間，可連繫美國國家半導體尋求協助。

採用 FPD33584 及 FPD33620 時，可以利用兩個方法控制其電荷共用時間的長短。工程師可以通過 CLK1_SEL、TIME0 及 TIME1 三條管腳確定選用哪一控制方法，全部管腳都可在 TCP 或 COF 封裝之內切斷聯繫 (tied off)。
　　第一個方法是通過改變 CLK1 的脈衝寬度來控制電荷共用時間。對於那些希望能夠準確控制電荷共用時間而又有能力改變 CLK1 脈衝寬度的客戶來說，這是一個最理想的方法。以這個配置來說，電荷在 CLK1 的上升邊緣便開始共用，並在 CLK1 的下降邊緣終止共用。採用這個配置時，必須利用 TCP 或 COF 的連線將 CLK1_SEL 管腳拉高。採用這個配置時，也應任由 TIME0 及 TIME1 兩條管腳處於懸浮狀態。圖 5 顯示以 CLK1 脈衝控制電荷共用時間時所出現的典型輸出波形。

　　

圖 5：利用 CLK1 控制電荷共用時間

　　第二個方法是利用某一指定數目的 RSDS™ 時鐘脈衝控制電荷共用時間。只要將 CLK1_SEL 管腳置於懸浮狀態或連接在較低位置，便可啟動控制功能，控制電荷共用時間。TIME0 及 TIME1 兩條管腳提供 4 個不同長度的電荷共用時間以供選擇。有些應用方案的 CLK1 脈衝寬度是不能調節的，也有些應用方案有時間上的其他限制，令 CLK1 無法靈活改變以設定電荷共用時間。對於這類應用方案來說，這個方法是最佳的選擇。據圖表 1 顯示，不同數值的 TIME0 及 TIME1 有各自不同的電荷共用時間。對於大部分應用方案來說，美國國家半導體建議採用 [TIME1, TIME0] = [1,0] 這個數值。負載較小的平板顯示器或 RSDS™ 時鐘頻率較慢的應用方案也可採用 [TIME1, TIME0] = [1,0] 這個數值。128 個 RSDS™ 時鐘周期只可用於負載極大的平板顯示器。以這個配置來說，電荷在 CLK1 的下降邊緣便開始共用，並在圖表 1 所列的 RSDS™ 時鐘周期內繼續共用。圖 6 顯示典型的輸出波形，圖中的 tcs = (圖表 1 所列的時鐘周期數目) * (PWRSDS)。要注意的一點是，圖 5 及 圖 6 的波形在表達上稍有誇張，以便更清楚顯示不同的智能型電荷共用技術控制方法如何控制電荷共用時間。利用智能型電荷共用技術共用電荷時，轉換率一般會遠比所顯示的速率快。
　　圖表1：以 TIME0 及 TIME1 界定的電荷共用時間

TIME1	TIME0	電荷共用時間
0	0	16 個RSDS 時鐘周期(以65 MHz 頻率操作時約250 ns)
0	1	32 個RSDS 時鐘周期(以65 MHz 頻率操作時約500 ns)
1	0	64 個RSDS 時鐘周期(以65 MHz 頻率操作時約 1 ms)
1	1	128 個RSDS 時鐘周期(以65 MHz 頻率操作時約2 ms)

　　

圖 6：利用時鐘周期控制電荷共用時間

　　總結
　　美國國家半導體專有的智能型電荷共用技術不但可以改善列驅動器的性能，而且也有助減少系統的整體功耗。這種技術除了可以發揮更高性能之外，也可與市場上許多 RSDS 列驅動器管腳兼容。