PCB設計接地所遇到的常見問題解析

模擬地/數字地以及模擬電源/數字電源只不過是相對的概念。提出這些概念的主要原因是數字電路對模擬電路的幹擾已經到了不能容忍的地步。目前的標準處理辦法如下：

1. 地線從整流濾波後就分為2根，其中一根作為模擬地，所有模擬部分的電路地全部接到這個模擬地上面;另一根為數字地，所有數字部分的電路地全部接到這個數字地上面。

2. 直流電源穩壓晶片出來，經過濾波後同樣分為2根，其中一根經過LC/RC濾波後作為模擬電源，所有模擬部分的電路電源全部接到這個模擬電源上面;另一根為數字電源，所有數字部分的電路電源全部接到這個數字電源上面。

 

注意：模擬地/數字地以及模擬電源/數字電源除了在電源的開始部分有一點連接外，不能再有任何連接。

AVCC：模擬部分電源供電;AGND：模擬地

DVCC：數字部分電源供電;DGND：數字地

這樣區分是為了將數字部分和模擬部分隔離開，減小數字部分帶給模擬電路部分的幹擾。但這兩部分不可能完全隔離開，數字部分和模擬部分之間是有連接的所以，在供電時至少地應該是在一起的，所以AGND和DGND之間要用0歐姆的電阻或磁珠或電感連接起來，這樣的一點連接就能夠減小幹擾。同樣，如果兩部分的供電電源相同也應該採用這樣的接法。

在電子系統設計中，為了少走彎路和節省時間，應充分考慮並滿足抗幹擾性的要求，避免在設計完成後再去進行抗幹擾的補救措施。形成幹擾的基本要素有三個：

（1）幹擾源，指產生幹擾的元件、設備或信號，用數學語言描述如下：du/dt， di/dt大的地方就是幹擾源。如：雷電、繼電器、可控矽、電機、高頻時鐘等都可 能成為幹擾源。

（2）傳播路徑，指幹擾從幹擾源傳播到敏感器件的通路或媒介。典型的幹擾傳 播路徑是通過導線的傳導和空間的輻射。

（3）敏感器件，指容易被幹擾的對象。如：A/D、D/A變換器，單片機，數字IC， 弱信號放大器等。抗幹擾設計的基本原則是：抑制幹擾源，切斷幹擾傳播路徑，提高敏感器件的抗幹擾性能。

1 抑制幹擾源

抑制幹擾源就是儘可能的減小幹擾源的du/dt，di/dt。這是抗幹擾設計中最優 先考慮和最重要的原則，常常會起到事半功倍的效果。減小幹擾源的du/dt主要是通過在幹擾源兩端並聯電容來實現。減小幹擾源的 di/dt則是在幹擾源迴路串聯電感或電阻以及增加續流二極體來實現。

抑制幹擾源的常用措施如下：

（1）繼電器線圈增加續流二極體，消除斷開線圈時產生的反電動勢幹擾。僅加續流二極體會使繼電器的斷開時間滯後，增加穩壓二極體後繼電器在單位時間內可動作更多的次數。

（2）在繼電器接點兩端並接火花抑制電路（一般是RC串聯電路，電阻一般選幾K 到幾十K，電容選0.01uF），減小電火花影響。

（3）給電機加濾波電路，注意電容、電感引線要儘量短。

（4）電路板上每個IC要並接一個0.01μF～0.1μF高頻電容，以減小IC對電源的 影響。注意高頻電容的布線，連線應靠近電源端並儘量粗短，否則，等於增大了電 容的等效串聯電阻，會影響濾波效果。

（5）布線時避免90度折線，減少高頻噪聲發射。

（6）可控矽兩端並接RC抑制電路，減小可控矽產生的噪聲（這個噪聲嚴重時可能 會把可控矽擊穿的）。

按幹擾的傳播路徑可分為傳導幹擾和輻射幹擾兩類。

所謂傳導幹擾是指通過導線傳播到敏感器件的幹擾。高頻幹擾噪聲和 有用信號的頻帶不同，可以通過在導線上增加濾波器的方法切斷高頻幹擾噪聲的傳播，有時也可加隔離光耦來解決。電源噪聲的危害最大， 要特別注意處理。 所謂輻射幹擾是指通過空間輻射傳播到敏感器件的幹擾。一般的解決方法是增加幹擾源與敏感器件的距離，用地線把它們隔離和在敏感器件上加蔽罩。

2 切斷幹擾傳播路徑的常用措施如下：

（1）充分考慮電源對單片機的影響。電源做得好，整個電路的抗幹擾就解決了一大半。許多單片機對電源噪聲很敏感， 要給單片機電源加濾波電路或穩壓器，以減小電源噪聲對單片的幹擾。比如，可以利用磁珠和電容組成π形濾波電路，當然條件要求不高時也可用100Ω電阻代替磁珠。

（2）如果單片機的I/O口用來控制電機等噪聲器件，在I/O口與噪聲源之間應加隔離（增加π形濾波電路）。控制電機等噪聲器件，在I/O口與噪聲源之間應加隔離（增加π形濾波電路）。

（3）注意晶振布線。晶振與單片機引腳儘量靠近，用地線把時鐘區隔離起來，晶振外殼接地並固定。此措施可解決許多疑難問題。

（4）電路板合理分區，如強、弱信號，數字、模擬信號。儘可能把幹擾源 （如電機，繼電器）與敏感元件（如單片機）遠離。

（5）用地線把數字區與模擬區隔離，數字地與模擬地要分離，最後在一點接於電源地。A/D、D/A晶片布線也以此為原則，廠家分配A/D、D/A晶片 引腳排列時已考慮此要求。

（6）單片機和大功率器件的地線要單獨接地，以減小相互幹擾。 大功率器件儘可能放在電路板邊緣。

（7）在單片機I/O口，電源線，電路板連接線等關鍵地方使用抗幹擾元件 如磁珠、磁環、電源濾波器，屏蔽罩，可顯著提高電路的抗幹擾性能。

3 提高敏感器件的抗幹擾性能

提高敏感器件的抗幹擾性能是指從敏感器件這邊考慮儘量減少對幹擾噪聲的拾取，以及從不正常狀態儘快恢復的方法。

提高敏感器件抗幹擾性能的常用措施如下：

（1）布線時儘量減少迴路環的面積，以降低感應噪聲。

（2）布線時，電源線和地線要儘量粗。除減小壓降外，更重要的是降低耦 合噪聲。

（3）對於單片機閒置的I/O口，不要懸空，要接地或接電源。其它IC的閒置 端在不改變系統邏輯的情況下接地或接電源。

（4）對單片機使用電源監控及看門狗電路，如：IMP809，IMP706，IMP813，X25043，X25045等，可大幅度提高整個電路的抗幹擾性能。

（5）在速度能滿足要求的前提下，儘量降低單片機的晶振和選用低速數字 電路。

（6）IC器件儘量直接焊在電路板上，少用IC座。

為了達到很好的抗幹擾，於是我們常看到PCB板上有地分割的布線方式。但是也不是所有的數字電路和模擬電路混合都一定要進行地平面分割。因為這樣分割是為了降低噪聲的幹擾。

理論：在數字電路中一般的頻率會比模擬電路中的頻率要高，而且它們本身的信號會跟地平面形成一個回流（因為在信號傳輸中，銅線與銅線之間存在著各種各樣的電感和分布電容），如果我們把地線混合在一起，那麼這個回流就會在數字和模擬電路中相互串擾。而我們分開就是讓它們只在自己本身內部形成一個回流。它們之間只用一個零歐電阻或是磁珠連接起來就是因為原來它們就是同一個物理意義的地，現在布線把它們分開了，最後還應該把它們連接起來。

如何分析它們是屬於數字部分呢還是模擬部分？

這個問題常常是我們在具體畫PCB時得考濾的。我個人的看法是要判斷一個元件是屬於模擬的，還是數字的關鍵是看與它相關的主要晶片是數字的還是模擬的。比如：電源它可能給模擬電路供電，那它就是模擬部分的，如果它是給單片機或是數據類晶片供電，那它就是數字的。當它們是同一個電源時就需要用一個橋的方法把一個電源從另一個部分引過來。最典形的就是D/A了，它應該是一個一半是數字，一半是模擬的晶片。我認為如果能把數字輸入處理好後，剩下的就可以畫到模擬部分去了。

模擬電路涉及弱小信號，但是數字電路門限電平較高，對電源的要求就比模擬電路低些。既有數字電路又有模擬電路的系統中，數字電路產生的噪聲會影響模擬電路，使模擬電路的小信號指標變差，克服的辦法是分開模擬地和數字地。

對於低頻模擬電路，除了加粗和縮短地線之外，電路各部分採用一點接地是抑制地線幹擾的最佳選擇，主要可以防止由於地線公共阻抗而導致的部件之間的互相干擾。

而對於高頻電路和數字電路，由於這時地線的電感效應影響會更大，一點接地會導致實際地線加長而帶來不利影響，這時應採取分開接地和一點接地相結合的方式。

另外對於高頻電路還要考慮如何抑制高頻輻射噪聲，方法是：儘量加粗地線，以降低噪聲對地阻抗;滿接地，即除傳輸信號的印製線以外，其他部分全作為地線。不要有無用的大面積銅箔。

地線應構成環路，以防止產生高頻輻射噪聲，但環路所包圍面積不可過大，以免儀器處於強磁場中時，產生感應電流。但如果只是低頻電路，則應避免地線環路。數字電源和模擬電源最好隔離，地線分開布置，如果有A/D，則只在此處單點共地。

低頻中沒有多大影響，但建議模擬和數字一點接地。高頻時，可通過磁珠把模擬和數字地一點共地。

如果把模擬地和數字地大面積直接相連，會導致互相干擾。不短接又不妥，理由如上有四種方法解決此問題∶1、用磁珠連接;2、用電容連接;3、用電感連接;4、用0歐姆電阻連接。

磁珠的等效電路相當於帶阻限波器，只對某個頻點的噪聲有顯著抑制作用，使用時需要預先估計噪點頻率，以便選用適當型號。對於頻率不確定或無法預知的情況，磁珠不合。

電容隔直通交，造成浮地。

電感體積大，雜散參數多，不穩定。

0歐電阻相當於很窄的電流通路，能夠有效地限制環路電流，使噪聲得到抑制。電阻在所有頻帶上都有衰減作用（0歐電阻也有阻抗），這點比磁珠強。

打開APP閱讀更多精彩內容

聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容圖片侵權或者其他問題，請聯繫本站作侵刪。 侵權投訴