直接數字合成技術(DDS)是一種頻率合成技術，用於產生周期性波形。目前，從低頻到上百MHz的正弦波、三角波產生，絕大多數採用的是DDS晶片完成，甚至於買來的信號源，皆是採用DDS實現。
為了便於大家理解，現假設DDS有一個固定的時鐘MCLK——36MHz，那麼每個脈衝的周期則為27.78ns。下面再為大家附上一個正弦波的「相位—幅度」表格，它具有足夠細密的相位步長，比如0.01°，那麼一個完整的正弦波表，就需要36000個點。
如下表1所示。N為表格中數據點序號，phase為該點對應的正弦波相位，Am對應該相位處的正弦波計算值，介於-1 ~ +1之間。Data_10為正弦波計算值轉換成10位數字量的10進位表示，用一個10位DAC描述正弦波，sin(0°)應為DAC全部範圍的中心，即512。sin(90°)則為最大值1023，而sin(270°)則為最小值0。
表1：相位—幅度
從表1可以看出，在相位從0°開始，一直到第12個點（即序號11，相位為0.11°），雖然正弦波幅度一直在增加，但始終沒有增加到全幅度的1/1024，即2/1024=0.001953125，因此用DAC表達一直為512，直到第13個點（序號12，相位0.12°），正弦波計算值為0.0020944，DAC才變為513。這一段的細微變化（即前100個點）在下圖1已給出。儘管管中窺豹，但可以想像，這36000個點記錄了一個標準正弦波的全部。
圖1. DDS表中36000點正弦波的前100點
下面再將此表首尾銜接。假設相位步長為m=1，則DAC以MCLK為節拍，依序發作：第一個CLK時，DAC輸出N=0時對應的DATA_OUT，即512，第2個CLK時，DAC輸出N=1時對應的DATA_OUT，也是512……，可以想像，36000個CLK後，一個完整的正弦波被輸出了一遍。從36001個CLK開始，又一次循環開始。如此往復，一個個正弦波接連不斷被發作出來。
現在算一算，這個發作正弦波的頻率是多少？顯然，36000個CLK為正弦波的周期，（即1ms）其頻率為1kHz。公式為：
① 當m=1，則輸出最低頻率，即：
③ 當m增加到表格點數Nmax的1/1800，即20時，說明每次DAC發作，會跳過表格中的20個點，或者說一個掃完一個正弦波全表，只需要1800個點。此時，樣點變化規則如圖1中的紅色圓點。可以算出，這樣輸出正弦波的頻率應為：
圖2是三種情況下掃出的正弦波圖，分別是m=1，m=30，m=300，可以看出隨著m的增大，輸出頻率也在同比例增加。
圖2. 三種m獲得的三種頻率正弦波
④ 當m增大到全表總數Nmax的1/4，即9000時，說明只需要4個點就可以掃完正弦波全表，此時DAC輸出的正弦波，其實已經不再是正弦波，而是一個標準的三角波了，該波形只有4個相位點，分別是0°，90°，180°，270°。
⑤ 樣點總數除以m不等於整數可以嗎？答案是，可以。為了顯示清晰，我們假設兩種情況，m=40，它可以被36000除盡，為900，即每900個點可以掃描完正弦波表；m=41，不能被36000除盡，為878.0487804878……。由此得到兩組數據如下表。
可以看出，對m=40的情況，第900點的相位為360°，即重新開始了又一個正弦波。它的周期為：
而對m=41，第878點，相位為359.98°，屬於第一個周期，第879點，相位為360.39°，開始了一個新周期，但是起點不再是0°，而是0.39°。這樣，它的每個正弦波，與緊鄰的另一個正弦波，其相位都是不同的。但是，這絲毫不會影響總體上呈現出如下頻率：
由此數據得到的波形如圖3所示。你能看出41kHz正弦波，其第二個周期與第一個周期有什麼不同嗎？你根本看不出。
圖3. m=40和41得到的正弦波
DDS技術的核心由相位累加器PA，相位幅度表和數模轉換器DAC組成。以一個28位數的相位累加器為例，它可以計數0~228，或者說，它的相位表點數為228=268435456點，遠比36000樣點多得多，這說明實際的DDS在相位分辨上比前述舉例更加細密。
使用者需要輸入一個計數步長m，當然m一定要小於228，此後外部時鐘MCLK每出現一個脈衝，則PA完成一次累加。如圖4所示，紅色秒針以m為步長，逆時針旋轉，它完成一個周期360°的旋轉，需要的時間為：
而紅色秒針完成一個周期360°的旋轉，正好輸出一個完整周期正弦波，因此，正弦波頻率為：
當m取1時，可以得到最低輸出頻率為：
理論上，當m取227，可以得到最高輸出頻率為：
m每增加1，則會使得輸出頻率獲得一個增量，即為最小輸出頻率：
圖4中，內部相位累加器具有28位，而外部相位累加器則不需要如此精細，一般僅需要14位即可。這就像你幹活掙錢，每件可以掙錢1分，第一天幹了272851件，折合272.851元，第二天幹了291237件，折合291.237元，這可以精細計數，但到了發工資的時候，一個月累計6164.875元，可能你會得到6164.9元，就不需要如此精細了，因為這種精細是需要成本的。
圖中的相位幅度表，是靠存儲器實現的，存儲器數量太大，自然會導致DDS晶片成本升高。而累加器，做成28位，僅僅是多幾個級聯的計數器而已。另外，對DDS而言，輸出正弦波採用的DAC，也不需要位數過高，多數為10位，也有14位的。
圖4. DDS工作原理
為了用戶使用方便，DDS內部還具有相位失調寄存器，這可以讓DDS輸出從某個規定相位開始。具體的DDS內核組成，還應以具體晶片為準，此處不一一贅述。
DDS的優勢在於可以發出從極低頻率到極高頻率範圍的正弦波，且頻率增量極低。以AD9834為例，它具有28位的超精細相位累加器，可承受最高75MHz的MCLK，因此，在75MHz主振情況下，它的頻率最小分辨為0.279Hz，可以發出從0.279Hz到37.5MHz，頻率步長為0.279Hz的正弦波。至於輸出頻率到底是多少，完全取決於使用者設置的m。在DDS核心技術中，可以實現如下功能：
此外，在發出高質量正弦波中，DDS技術無法實現超低失真度，是其最大的弊端。DDS技術中採用的DAC最高為14位，其積分非線性INL不可能做到很小。其次，其DAC一般均採用普通DAC，沒有為降低失真度做出更多的考慮。且目前的DDS實現的正弦波輸出，其失真度一般只能做到-80dB左右。
來源：ADI
聚焦行業熱點， 了解最新前沿
敬請關注EEWorld電子頭條
http://www.eeworld.com.cn/mp/wap
複製此連結至瀏覽器或長按下方二維碼瀏覽
以下微信公眾號均屬於
EEWorld（www.eeworld.com.cn）
歡迎長按二維碼關注！
EEWorld訂閱號：電子工程世界
EEWorld服務號：電子工程世界福利社