如需報告請登錄【未來智庫】。
一、中芯國際上市，加速設備國產替代進程
中芯國際回歸 A 股，國產晶圓製造崛起。中芯國際公布將於科創板上市，擬發行 16.86億股募集 200 億，國產晶圓製造龍頭強勢回歸 A 股，募集資金主要投資於：（1）40%用於投資 12 英寸 SN1 項目（中芯南方一期）；（2）20%用於公司現金及成熟工藝研發項目的儲備資金；（3）40%用於補充流動資金。
中芯國際在國內晶片產業鏈地位中佔有舉足輕重的地位。公司不斷加速技術研發，建立關鍵平臺和戰略聯盟，致力於成為世界一流的主流代工廠。公司提供一站式服務，除集成電路晶圓代工外，在設計服務與 IP 支持、光掩膜製造、凸塊加工及測試方面提供完備配套服務，先進程度國內領先，涵蓋絕大部分下遊應用。
持續關注中國「芯」陣列核心標的，如晶圓代工、封測、IP 授權及設計服務、設備材料等國產化機會。隨著中芯國際即將於科創板上市，A 股國產半導體家族將再得一名大將。隨著當前國產半導體板塊的日漸完善，我們已經看到從 IP 授權及設計服務、設計、晶圓代工、封測、設備、以及材料多領域的不同程度的國產化出現。
中芯國際火速過會，科創板登陸在即；長存二期（產能從 50K 到 100K）宣布啟動，64 層穩定生產，128 層成功研製。2020~2022 年內資晶圓廠每年規劃投資金額均超千億，後續有望加大國產設備、材料、OSAT 鏈條的扶持力度。在國產替代趨勢下，目前產業跟蹤來看代工、封裝、測試以及配套設備、材料已經開始實質性受益，整體實力得到顯著提升。
設備廠商國產替代明顯加速。全球半導體設備市場約 500~600 億美元，大陸佔比持續提高。中微、北方華創在設備領域持續放量，武漢精鴻檢測設備落地、上海精測膜厚設備突破。根據長存 20H1 的訂單，各品類出貨量佔比程度看，刻蝕（中微 26%、北方華創 9%）、薄膜（北方華創 16%、瀋陽拓荊 5%）、清洗（盛美 19%）、熱處理（北方華創 35%），國產替代比率已經實現較大提升。
二、設備市場：大陸需求快速增長，國產替代提速
2.1 全球設備市場回暖，受益於製程進步、產能投放
全球每年半導體設備市場規模約500~600億，大陸佔比20~25%。根據SEMI，2019Q4半導體設備銷售額 178 億美元，同比增長 19%，環比增長 24%，單季度半導體設備銷售額創歷史新高。按地區分布，貢獻最大的分別是中國大陸（同比增長 59%）、中國臺灣（同比增長 121%）。
半導體設備周期逐漸回暖，2020Q1 受疫情短期產生波動。伴隨著下遊資本開支提升，設備廠商營業收入增速從 2019Q2 觸底後逐漸回暖。2020Q1 由於疫情衝擊，產品發貨推遲，導致單季度收入增速下調。以 ASML 為例，如果沒有新冠疫情，2020Q2 將成為一個非常強勁的發貨季節，收入環比達到 50%以上。ASML 表示下遊對於先進的光刻設備需求有增無減。
Capex 進入上行期，臺積電、中芯國際紛紛增加資本開支。臺積電率先推進大幅資本開支提升，推進先進位程應用。臺積電 2018 年資本開支 104 億美元，2019 年提升至 148億美元，2020 年預期 150~160 億美元。中芯國際 2019 年資本開支 22 億美元，預期 2020年上升至 43 億美元，開啟新一輪資本開支。
「芯拐點」、新製程、新產能推動需求。我們判斷本輪反轉首先來自於全球「芯」拐點，行業向上；其次，先進位程帶來的資本開支越來越重， 7nm 投資在 100 億美元，研發30 億美元； 5~3nm 投資在 200 億美元； 7nm 單位面積生產成本跳升，較 14nm 直接翻倍；並且，大陸晶圓廠投建帶動更多設備投資需求。
2.2 前道設備佔主要部分，測試需求增速最快
前道設備佔主要部分。設備投資一般佔比 70~80%，當製程到 16/14nm 時，設備投資佔比達 85%；7nm 及以下佔比將更高。按工藝流程分類，典型的產線上前道、封裝、測試三類設備分別佔 85%、6%、9%。
測試需求增長更快。半導體設備 2013~2018 年複合增長率為 15%，前道、封裝、測試分別為 15%、11%、16%。增速最快的子項目分別為刻蝕設備（CAGR 24%）和存儲測試設備（CAGR 27%）。
2.3 全球市場受海外廠商誤導，前五大廠商市佔率較高
全球設備五強佔市場主導角色。全球設備格局競爭，主要前道工藝（刻蝕、沉積、塗膠、熱處理、清洗等）整合成三強 AMAT、LAM、TEL。另外，光刻機龍頭 ASML 市佔率 80%+；過程控制龍頭 KLA 市佔率 50%。ASML、AMAT、LAM Research、TEL、KLA 五大廠商 2019年半導體設備收入合計 472 億美元，佔全球市場約 78%。
綜合看下來，設備五強市場在各賽道合計市佔率基本在 50%以上。AMSL 優勢在光刻方面遙遙領先；AMAT 優勢在產品線廣，沉積（CVD、PVD）市佔率高；LAM 優勢在刻蝕領域；TEL 優勢在小賽道如塗膠、去膠、熱處理；KLA 優勢在過程控制。
2.4 國內需求爆發，國產替代進展加速
國內晶圓廠投資金額即將進入高峰期。中國半導體設備市場 2019 年四個季度投資增速同比-11%/-11%/-14%/59%。20Q1 預計繼續保持高增速。根據統計，2020~2022 年國內 晶 圓 廠 總 投 資 金 額 約 1500/1400/1200 億 元 ， 其 中 內 資 晶 圓 廠 投 資 金 額 約1000/1200/1100 億元。 2020~2022 年國內晶圓廠投資額將是歷史上最高的三年，且未來還有新增項目的可能。
設備國產化率較低，海外龍頭壟斷性較高。我國半導體設備市場仍非常依賴進口，從市場格局來看，細分市場均有較高集中度，主要參與廠商一般不超過 5 家，top3 份額往往高於 90%，部分設備甚至出現一家獨大的情況，目前國內廠商目標市場主要是國內晶圓廠需求，尤其是內資投建的需求。
國內國產化逐漸起航，從 0 到 1 的過程基本完成。中微公司介質刻蝕機已經打入 5nm製程。北方華創矽刻蝕進入 SMIC 28nm 生產線量產。Mattson（屹唐半導體）在去膠設備市佔率全球第二。盛美半導體單片清洗機在海力士、長存、SMIC 等產線量產。瀋陽拓荊 PECVD 打入 SMIC、華力微 28nm 生產線量產，2018 年 ALD 通過客戶 14nm 工藝驗證。精測電子、上海睿勵在測量領域突破國外壟斷。
製程越高，設備投資額佔比越高。設備投資一般佔比 70~80%，當製程到 16/14nm 時，設備投資佔比達 85%；7nm 及以下佔比將更高。光刻、刻蝕、沉積、過程控制、熱處理等均是重要投資環節。
設備國產化率較低，海外龍頭壟斷性較高。我國半導體設備市場仍非常依賴進口，目前國內廠商目標市場主要是國內晶圓廠需求，尤其是內資投建的需求，潛在收入目標空間較大。
三、光刻機：半導體製程工藝核心環節，將掩膜板圖形縮小
光刻是將掩膜板上的圖形曝光至預塗了光刻膠的晶圓表面上。光刻膠（正膠）受到照射的部分，將發生化學變化，從而易溶於顯影液。
瑞利公式：CD=k1*(λ/NA)。CD 為關鍵尺寸，為了降低 CD，有三種方式：（1）降低波長λ；（2）提高鏡頭的數值孔徑 NA；（3）降低綜合因素 k1。
生產參數：（1）解析度：可達的最小光刻圖形尺寸；（2）套準精度：圖形尺寸在亞微米數量級上，套刻誤差在特徵尺寸 10%；（3）產率：對給定掩膜板，每小時能曝光的晶片數量。
方案升級：接觸式——接近式——步進式。
光源升級：1985 年之前，以 g 線（436nm）為主，最小線寬為 1um 以上；1985 年以後，出現少量 i 線（365nm）光刻機，最小線寬 0.5um；1990 年開始出現 DUV 光刻機，最小線寬為 0.25um；踏入 21 世紀，193nm 的深紫外線開始使用。
EUV 的採用利好光刻、過程控制（ASML、KLA）。根據 ASML，45K/M 的 logic 產能，每一層需要一臺 EUV；100K/M 的 DRAM 產能，每一層需要 1.5~2 臺 EUV。預估 TSMC N7使用 7 層；N5 使用 14 層。ASML 預估 EUV 層數 10~20 層，目前工藝總層數多達 400~600層。
光刻機發展歷史，兩次技術分水嶺奠定格局變化。2003~2004 年為第一個分水嶺：ASML選擇浸潤式，Nikon 選擇 157nm。2010 年為第二個分水嶺：EUV 量產，差距拉大。
四、塗膠顯影：與光刻機配合，實現圖形轉移
塗膠顯影設備（Track 或 Coater&Developer）是與光刻機配套使用的塗膠、烘烤及顯影設備，包括塗膠機（塗布機、勻膠機，Spin Coater）、噴膠機（適用於不規則表面晶圓的光刻膠塗覆，Spray Coater）、顯影機（Developer）。此類設備一般與光機聯機作業（InLine），組成配套的晶圓片處理、光刻生產線。
塗膠：在結淨乾燥的圓片表面均勻的塗一層光刻膠。常用的方法是把膠滴在圓片上，然後使圓片高速旋轉，液態膠在旋轉中因離心力的作用由軸心沿徑向飛濺出去，受附著力的作用，一部分光刻膠會留在圓片表面。
顯影：用化學顯影液溶解由曝光造成的光刻膠的可溶解區域。常用方法是將顯影液噴灑到高速旋轉的圓片上，與光刻膠發生反應後形成相應的圖形，然後噴灑清洗液去除顯影液及光刻膠，再噴灑定影液進行定影，經過告訴旋轉甩幹後，將圓片傳輸到烘烤單元進行堅膜。目的是將掩膜板團複製到光刻膠上。
光刻膠主要是作為將光刻掩膜板上的圖形轉移到晶圓片上的媒介。正性光刻膠之曝光部分發生光化學反應會溶於顯影液，負性光刻膠之曝光部分因交聯固化而不溶於顯影液。
先進工藝大多採用正膠。負膠應用早，但解析度不如正膠，在亞微米級別以後主要採用正膠。
根據 Gartner，2018 年晶圓設備塗膠顯影市場約 22.6 億美元，佔半導體設備比重為 4%。市場由日韓廠商主導：東京電子一家獨大，佔塗膠顯影市場 90%；剩下市場 SCREEN（日）、SEMES（韓）合計約佔 10%。根據 VLSI 數據，2018 年中國大區（含中國臺灣）前道塗膠顯影設備市場 8.96 億美元，2023 年將達到 10.26 億美元。
去膠（strip）：在完成圖形轉移後，需要將光刻膠完全去除，以避免殘留的光刻膠影響後續工藝質量。去膠機主要用於圓片刻蝕後其表面作為阻擋層的光刻膠的去除，適用於50~300mm 圓片的處理。
去膠方法：溼法去膠（有機溶劑去膠、無機溶劑去膠）、幹法去膠等。主流方法是幹法去膠，通過等離子體將光刻膠去除。
Mattson：1988 年在矽谷成立，主要產品幹法去膠（Dry Strip）、幹法刻蝕（Dry Etch）、快速熱處理（RTP）、毫秒級快速熱處理（MSA）等。幹法去膠和快速熱處理設備排名世界第二，毫秒級快速熱處理設備在其細分領域也是世界前三。2016 年，亦莊國投通過屹唐半導體，以 3 億美元收購 Mattson。2017 年實現創紀錄的營收（2.52 億美元）和盈利（2.05 千萬美元），產品進入 5nm 邏輯和最先進存儲晶片生產線。2018 年 9 月，屹唐半導體在北京亦莊的製造基地完成投產，10 月份第一批機臺下線。
五、刻蝕設備：等離子刻蝕複雜程度高，且步驟逐漸增加
刻蝕是用化學、物理、化學物理結合的方法有選擇的去除（光刻膠）開口下方的材料。被刻蝕的材料包括矽、介質材料、金屬材料、光刻膠。刻蝕是與光刻相聯繫的圖形化處理工藝。
溼法刻蝕：用液體化學劑去除襯底表面的材料。早期普遍使用，在 3um 以後由於線寬控制、刻蝕方向性的局限，主要用幹法刻蝕。目前，溼法刻蝕仍用於特殊材料層的去除和殘留物的清洗。
幹法刻蝕：常用等離子體刻蝕，也稱等離子體刻蝕，即把襯底暴露於氣態中產生的等離子，與暴露的表面材料發生物理反應、化學反應。
刻蝕主要參數：刻蝕速率、均勻性、選擇比（對不同材料的刻蝕速率比）、刻蝕坡面（各向異性、各向同性）
應用最廣泛的刻蝕設備是 ICP 與 CCP，技術發展方向是原子層刻蝕（ALE）。
CCP：能量高、精度低，主要用於介質材料刻蝕（形成上層線路）——諸如邏輯晶片的柵側牆、硬掩膜刻蝕、中段的接觸孔刻蝕、後端的鑲嵌式和鋁墊刻蝕等，以及 3D 快閃記憶體晶片工藝（氮化矽/氧化矽）的深槽、深孔和連線接觸孔的刻蝕等。2015 年 20 億美元，TEL、LAM 合計市佔率達 80%以上。
ICP：能量低、精度高，主要用於矽刻蝕和金屬刻蝕（形成底層器件）——矽淺槽隔離（STI）、鍺（Ge）、多晶矽柵結構、金屬柵結構、應變矽（Strained-Si）、金屬導線、金屬焊墊（Pad）、鑲嵌式刻蝕金屬硬掩模和多重成像技術中的多道刻蝕工藝。
ALE：未來技術發展方向，能精確刻蝕到原子層（約 0.4nm），具有超高刻蝕選擇率。應用廣泛。
光刻技術中許多先進位程涉及多重圖形技術。即使是 EUV，波長為 13.5nm，要實現 7nm的精度，仍需要依靠多重圖形技術，即多次刻蝕。因此製程升級，精度越高，需要的刻蝕複雜度、步驟數量也在提升。
產業發展趨勢：（1）0.13um 工藝的銅互連技術出現時（300mm 時代），金屬刻蝕比例下降，介質刻蝕的比例大幅上升。（2）30nm 之後的，多重圖像技術、軟刻蝕應用的提升，矽刻蝕（ICP）的佔比快速提升。（3）數十層的金屬互聯層（後道工藝，BEOL），精度一般在 20nm 以上的以 CCP 為主；CMOS 核心器件（前道工藝，FEOL）線寬比較少，往往使用 20nm 以下的 ICP。（4）EUV 在 foundry/DRAM 的採用，使得刻蝕步驟減少；3D Nand 採用，使得刻蝕步驟增多，高深寬比刻蝕需求增多。
刻蝕設備市場在晶圓設備的比重不斷提升，2017 年成為佔比最高的設備，重要性不斷增強。2011 年以來，刻蝕在晶圓設備的佔比從 11%逐漸提升到 20%。刻蝕設備市場基本是法刻蝕設備，其中介質刻蝕和矽/金屬刻蝕各佔約一半。
六、薄膜設備：用於沉積物質，在設備市場佔比較高
薄膜生長：採用物理或化學方法使物質附著於襯底材料表面的過程，常見生長物質包括金屬、氧化物、氮化物等不同薄膜。根據工作原理不同，薄膜沉積生長設備可分為：物理氣相沉積(PVD)、化學氣相沉積（CVD）和外延三大類。
在半導體領域，薄膜主要分給絕緣薄膜、金屬薄膜。大部分絕緣薄膜使用 CVD，金屬薄膜常用 PVD（主要是濺射）。
薄膜設備中，CVD 使用越來越廣泛。2018 年晶圓設備市場，沉積設備佔比為 22%，CVD佔 15%，PVD 佔 4%，其他還有 ECD、MOCVD、SOD、外延等。
CVD：用於沉積介質絕緣層、半導體材料、金屬薄膜。（1）微米時代，化學氣相沉積多採用常壓化學氣相沉積（APCVD）設備，結構簡單。（2）亞微米時代，低壓化學氣相沉積（LPCVD）成為主流，提升薄膜均勻性、溝槽覆蓋填充能力。（3）90nm 以後，等離子增強化學氣相沉積（PECVD）扮演重要角色，等離子體作用下，降低反應溫度，提升薄膜純度，加強薄膜密度。（4）45nm 以後，高介電材料（High k）和金屬柵（Metal Gate），引入原子層沉積（ALD）設備，膜層達到納米級別。——（1）高介電材料（High k）替代 SiO2，用於製備 MOS 器件的柵介質層，需要引入 ALD。（2）多晶矽同步地被替代為金屬柵（Matal Gate）電極，也用 ALD 設備製備。
2018 年薄膜沉積設備達到 132 億美元，佔晶圓設備約 22%。薄膜沉積中 84%是 CVD；CVD 中 82%是非管式 CVD；Nontube CVD 中最主流的設備是等離子體 CVD、LPCVD、ALD 等。
Non-Tube 市場前五強 AMAT（28%）、Lam（275）、TEL（18%）、Hitachi（11%）、ASM（6%），都是半導體設備領域較強的綜合廠商。高端領域 ALD 受壟斷由 ASM（29%）、TEL（27%）、Lam（20%）主導。
七、清洗設備：去除晶圓片表面雜質，各製程前後均需使用
清洗機是將晶圓表面上產生的顆粒、有機物、自然氧化層、金屬雜質等汙染物去除，以獲得所需潔淨表面的工藝設備。從工藝應用上來說，清洗機目前已廣泛應用於集成電路製造工藝中的成膜前/成膜後清洗、等離子刻蝕後清洗、離子注入後清洗、化學機械拋光後的清洗和金屬沉積後清洗等各個環節。
升級方向：高效且無損。在過去的 25 年中，隨著製程升級，晶圓溼法清洗變得越來越複雜和高效。清洗需要強力有效，還要減少對晶圓表面的損傷。
清潔步驟佔半導體工藝所有處理步驟 1/3，最多已經達到 200 次。幾乎所有製程的前後都需要清洗環節。
八、摻雜設備：改變表層電導率/形成 PN 結，實現器件
摻雜工藝（Doping）：將雜質原子摻入特定的半導體區域中，形成 PN 結、電阻、歐姆接觸等。基底材料通常是矽，注入的雜質離子包括硼離子、磷離子、砷離子、銦離子、鍺離子等。
擴散（Diffusion）：通過高溫熱處理作用將擴散源（固態源、液態源、氣態源等）擴散到圓片襯底上，也稱為熱擴散。擴散工藝設備簡單、擴散速率快、摻雜濃度高，但擴散溫度高、控制精度低，離子注入出現逐漸被其替代。
離子注入（Ion Implantation）：使具有一定能量的帶電粒子（離子）高速轟擊矽襯底並將其注入矽襯底的過程。優點：溫度較低、準確控制濃度和深度、重複性好。離子注入過程會造成晶格損傷，所以需要 RTP。
離子注入（摻雜）市場大約 15 億，應用最廣泛的是大束流設備，佔整體市場約一半。全球離子注入市場主要由 AMAT（美，主要產品中/高速流、超高劑量離子注入）、Axceils（美，主要產品高能離子注入）、SEN（日，主要產品中/高速流離子、高能離子注入）佔據。
九、氧化形成器件，快速退火修復晶格
氧化（Oxidation）：通過熱氧化方法在矽片表面形成二氧化矽，常用於 MOS 器件的柵介質，還可用於器件保護和隔離、表面鈍化處理、離子注入掩蔽層、擴散阻擋層、緩衝層等。
快速熱處理（Rapid Thermal Process）：設備對離子注入後的圓片進行快速熱退火（RTA），將圓片加熱至某一溫度（400~1300℃）。退火的主要作用是消除晶格缺陷、晶格損傷，此外也用於除氧、除金屬雜質、清楚表面吸附物質、改善表面粗糙程度等。退火工藝是與其他工藝（離子注入、薄膜沉積、金屬矽化物形成）結合一起，最常見的是離子注入。
十、過程控制：製造過程的準確性檢測
過程控制：每道製程工藝後，都必須進行尺寸測量、缺陷檢測等，用於工藝控制、良率管理，要求快速、準確。
尺寸測量：測量關鍵尺寸（CD critical dimension）、膜厚度（thickness）、應力（stress）、折射率（refractive index）、階梯覆蓋（step coverage）、接觸角度（contact-angle）…無圖形缺陷檢測：顆粒（particle）、殘留物（residue）、刮傷（scratch）、警惕原生凹坑（COP）等等。
有圖形缺陷檢測：短線（break）、線邊缺陷（bite）、橋接（bridge）、線形變化（Deformation）等等。
2019 年全球檢測、量測設備市場約 60 億美元，其中中國大陸市場 13 億美元。根據TSMC 測算，隨著製程微縮、3D 堆疊，測量、檢測設備未來有希望翻倍到 120 億美元。KLA 在大多細分領域具有明顯優勢，此外 AMAT、Nano、ASML、Nova、Hitachi 也有所布局。
十一：測試設備：用於測試晶圓片及成品
半導體測試包括晶圓允收測試（WAT）、晶圓檢測（CP）、成品測試（FT） 。WAT 環節涉及測試機、分選機、探針臺；CP 由測試機、探針臺搭配完成；FT 涉及測試機、分選機搭配完成。
晶圓檢測（CP）是指在晶圓完成後進行封裝前，通過探針臺和測試機的配合使用，對晶圓上的裸晶片進行功能和電參數測試。
成品測試（FT）是指晶片完成封裝後，通過分選機和測試機的配合使用，對封裝完成後的晶片進行功能和電參數測試。
測試機行業面臨的測試任務日益複雜，測試機的測試能力和配置需求都在提高。隨著集成電路管腳數增多、測試時間增長，包括華峰測控在內的測試機企業越來越多地採用多工位並測的方案來降低測試時間，推出測試覆蓋面更廣、資源更多的測試設備，不斷提高測試系統的可靠性和穩定性，以降低客戶平均到每顆器件的測試成本。
測試技術要求不斷提高。測試產品技術發展趨勢主要包括：（1）並行測試數量和測試速度的要求不斷提升；（2）功能模塊需求增加；（3）對測試精度的要求提升；（4）要求使用通用化軟體開發平臺；（5）對數據分析能力提升
半導體測試設備市場呈現寡頭壟斷格局。集成電路檢測在測試精度、速度、效率和可靠性等方面要求高。全球先進測試設備製造技術基本掌握在美國、日本等集成電路產業發達國家廠商手中，市場格局呈現泰瑞達、愛德萬、科休、科利登等四家廠商寡頭壟斷。各家廠商在檢測設備側重點也有所區別，如泰瑞達（Teradyne）主要產品為測試機，愛德萬（Advantest）主要產品為測試機和分選機，科利登（Xcerra）主要產品為測試機，東京電子（Tokyo Electron）主要產品為探針臺，北京華峰主要產品為測試機，上海中藝主要產品為分選機。愛德萬和泰瑞達在全球測試設備合計市場份額達到 70%以上。
全球半導體測試設備市場保持穩步增長，其中測試機佔比最高。根據 VLSI，全球半導體後道測試設備市場（含測試機、分選機、探針臺）規模約 50 億美元。檢測設備市場空間大，包括 CP 測試和 FT 測試在內的半導體測試設備佔半導體設備市場空間 15%~20%。整個測試設備市場中，測試機比重最高，分選機與探針臺相對較少。測試機按測試對象包括模擬、混合、數字、SOC、存儲器測試機等市場。
隨著國內封測廠陸續投入新產線，產能實現擴張，將持續帶動國內半導體測試設備市場高速增長。根據 SEMI，2018 年國內集成電路測試設備市場規模約 57.0 億元，集成電路測試機、分選機和探針臺分別佔比 63.1%、17.4%和 15.2%，其它設備佔 4.3%。
國內半導體測試設備市場也由海外大廠主導。在測試設備細分領域，目前國內市場仍主要由美國泰瑞達（Teradyne）、日本愛德萬（Advantest）、美國安捷倫（Agilent）、美國科利登（Xcerra）和美國科休（Cohu）等國際知名企業所佔據。這些廠商也會通過設立全資或合資子公司，推進大陸半導體測試市場的業務。
十二、投資建議（詳見報告原文）
……
（報告觀點屬於原作者，僅供參考。報告來源：國盛證券）
如需報告原文檔請登錄【未來智庫】。