LabVIEW設計模型——狀態機

2021-01-07 電子產品世界

狀態機是在工程應用中使用最多的設計模型。使用狀態機,我們可以很容易的實現程序流程圖中的判斷、分支。

狀態機是由一系列的狀態構成的,其中包括一個「初始化」狀態,和一個「停止」狀態。程序油「初始化」狀態開始,由「停止」狀態結束。一般來說,在「初始化」狀態中進行控制項與變量的初始化、打開文件以及創建引用等操作,而在「停止」狀態中進行清除臨時數據、關閉文件和結束引用等操作。在狀態機中,每一個狀態都可能導致一個或多個狀態的發生,其下一狀態是由用戶的輸入信息和當前狀態所決定的。

在決定使用狀態機作為我們的設計模型後,我們首先要畫出一個狀態轉換圖。在圖中要列出系統中的所有狀態,以及各個狀態之間的轉換關係。而且要標明轉換所需要的條件。

舉個例子,要編程實現以下功能:隨機生成100個[0,100]內的自然數,並判斷生成的自然數是否在[30,60]的區間內。如果不在該區間內給出報警信息,如果在區間內則將該數累加。

實際上如果我們把生成的隨機數看作系統採集到的數據的話,這到題就是模擬了一個採集數據並且在數據不符合要求時報警,並將複合要求的數據進行進一步分析的系統。

要完成這道題目,需要要先畫出它的狀態轉換圖:

有了這個狀態轉換圖,我們就可以清晰的看到程序要實現的所有狀態以及狀態之間的關係。

畫好狀態轉換圖,我們就可以清晰的看到程序要實現的所有狀態以及狀態之間的關係。下面的工作就是用LabVIEW來實現這個狀態機。

狀態機是由一個While循環、一個條件結構和一個移位寄存器組成的。其中While循環用來保證程序可以連續的運行;條件結構的各種分支中的代碼用來描述狀態機的各種狀態,以及下一狀態的選擇;移位寄存器用來將之前狀態所作出的選擇傳遞到下一次循環的選擇端子。

下面我們就一步一步的實現這個狀態機。

首先,新建一個工程,並且在工程中建立「控制項」和「子VI」兩個虛擬文件夾來放置自定義控制項和子VI。在「控制項」文件夾中新建一個控制項。

在控制項的編輯面板上放置一個枚舉類型的控制項,並且編輯枚舉類型控制項的項目,輸入所有狀態裝換圖中的狀態的名稱。如下圖所示。

可以看到,上圖中的項目比狀態轉換圖中多了一個「空白」狀態。這只是為了修改程序方便才添加的,具體情況會在下文中提到。

編輯完成之後,將控制項的類型更改為嚴格自定義類型(Strict Type Define),然後保存。建立這樣一個嚴格自定義類型控制項用來控制狀態的轉換有很大的好處,就是在我們萬一要添加新的狀態或者要刪除一些無用的狀態時,只要修改我們建立的控制項就可以了,不用在程序中一處一處的尋找、修改,可以節省很多時間,且不易出錯。

做好以上控制項後,就要在工程中新建一個狀態機VI。我們可以先新建一個空白VI,然後在裡面添加狀態機所需要的While循環、條件結構和移位寄存器。而更方便的方法是,點擊「文件-->新建」,然後在彈出的「新建」對話框中選擇「標準狀態機」(Standard State Machine),來建立一個狀態機VI。如下圖所示。

在利用模版建立了狀態機VI後,我們要刪除其中的介紹性文字,因為這些文字是用來介紹模版功能和提醒編程者某些注意事項的。在最終程序中保留這些文字是非常不專業的。

接下來就是把我們事先建立好的嚴格自定義類型的枚舉控制項拖入程序框圖中,來獲得它所對應的常量,用來替換原模版中的枚舉類型常量。然後,在條件結構中加入足夠的分支來放置不同狀態下的代碼;添加足夠的移位寄存器來在各個狀態之間傳遞參數;在各個狀態(分支)下添加代碼,包括實現狀態功能的功能代碼以及確定下一個狀態的流程代碼。如下圖所示。

大家可以看到,程序在執行時是不會進入最後一個「空白」狀態的,添加這個狀態的目的就是為了在添加新的狀態時,可以通過複製空白狀態來得到,可以大大提高編程效率。

以上所說的狀態機叫做標準狀態機,是最常用也是最基本的狀態機。其實狀態機還有一些變種的形式,以後再介紹吧。



相關焦點

  • LabVIEW程序設計模式(二)—基本狀態機模式
    狀態機是一種最為經典的程序設計模式,在LabVIEW 7.1(含)之前它幾乎統治了大部分的LabVIEW主程序。最基本的狀態機結構如圖 1所示。狀態是狀態機運行的經脈,在開始使用狀態機模式撰寫程序時需要將應用分為若干個狀態。
  • LabVIEW設計模型——狀態機之狀態轉換圖
    狀態機是在工程應用中使用最多的設計模型。使用狀態機,我們可以很容易的實現程序流程圖中的判斷、分支。 狀態機是由一系列的狀態構成的,其中包括一個「初始化」狀態,和一個「停止」狀態。
  • 如何設計一個穩定可靠的狀態機
    隨著大規模和超大規模FPGA/CPLD器件的誕生和發展,以HDL(硬體描述語言)為工具、FPGA/CPLD器件為載體的EDA技術的應用越來越廣泛.從小型電子系統到大規模SOC(Systemonachip)設計,已經無處不在.在FPGA/CPLD設計中,狀態機是最典型、應用最廣泛的時序電路模塊,如何設計一個穩定可靠的狀態機是我們必須面對的問題.
  • 運用狀態機提高嵌入式軟體效率
    如果合理運用狀態機機制開發系統軟體,就可以讓MCU進行多任務的分時處理。本文引用地址:http://www.eepw.com.cn/article/152440.htm1 建立有限狀態機的模型 其實在平時的程序設計中,開發人員已經不知不覺地使用了狀態機,如按鍵狀態轉換、菜單顯示狀態的轉換等。但是,很少有系統會使用狀態機進行多任務處理。
  • 狀態機重新優化業務流程
    有限狀態機(FSM:finite-state machine )或有限狀態機(FSA:finite-state automaton)、有限自動機或簡單的狀態機是計算的數學模型。它是一個抽象的機器,在任何給定的時間內都可以處於有限個狀態中的一個。FSM可以根據一些外部輸入從一個狀態更改為另一個狀態;從一個狀態更改為另一個狀態稱為轉換。
  • 硬體描述語言Verilog HDL設計進階之: 典型實例-狀態機應用
    本文引用地址:http://www.eepw.com.cn/article/201706/348829.htm4.6典型實例6:狀態機應用4.6.1實例的內容及目標1.實例的主要內容狀態機設計是HDL設計裡面的精華,幾乎所有的設計裡面都或多或少地使用了狀態機的思想。
  • LabVIEW串口通信的一個例子-串口"示波器"
    最後,用一個狀態機來實現相鄰兩個字符串的判斷。如果串口在相鄰兩個字符串之間接收時間大於50ms,則判斷為兩個獨立的字符串;如果小於50ms,則自動拼接前後兩個字符串。VI將等待 發表於 2020-11-25 labview圖形和圖表的類型 LabVIEW包含以下類型的圖形和圖表:波形圖和圖表-顯示採樣率恆定的數據。XY圖-顯示採樣率非均勻的數據及多值函數的數據。
  • 如何在FPGA中實現狀態機
    對於設計人員來說,滿足這些行動和序列要求的最佳方法則是使用狀態機。狀 態機是在數量有限的狀態之間進行轉換的邏輯結構。一個狀態機在某個特定的時間點只處於一種狀態。但在一系列觸發器的觸發下,將在不同狀態間進行轉換。本文引用地址:http://www.eepw.com.cn/article/266770.htm  理論上講,狀態機可以分為Moore狀態機和Mealy狀態機兩大類。
  • 零基礎學FPGA(七)淺談狀態機
    今天我們來寫狀態機。本文引用地址:http://www.eepw.com.cn/article/267960.htm  關於狀態機呢,想必大家應該都接觸過,通俗的講就是數電裡我們學的狀態轉換圖。
  • 單片機之狀態機淺談
    說到單片機編程,不得不說到狀態機,狀態機做為軟體編程的主要架構已經在各種語言中應用,當然包括C語言,在一個思路清晰而且高效的程序中,必然有狀態機的身影浮現。靈活的應用狀態機不僅是程序更高效,而且可讀性和擴展性也很好。狀態無處不在,狀態中有狀態,只要掌握了這種思維,讓它成為您編程中的一種習慣,相信您會受益匪淺。
  • 利用74LS161實現複雜狀態機
    > 有限狀態機FSM思想廣泛應用於硬體控制電路設計,也是軟體上常用的一種處理方法(軟體上稱為FMM有限消息機)。 時序邏輯電路的數學模型是有限狀態機(FiniteStateMachine)。時序邏輯電路的設計通常用觸發器來實現,狀態機越複雜,設計過程也越複雜。利用MSI(Medium-ScaleIntegration)也可以實現複雜狀態機,雖然設計過程比利用觸發器實現要複雜,但電路相對簡單。在數字邏輯系統中,計數器是基本部件之一。集成計數器晶片類型很多,文中主要討論使用MSI同步計數器74LS161進行複雜狀態機的設計。
  • 技術乾貨|基於模型的機電一體化設計(附白皮書下載)
    Simulink 作為一個基於模型設計的平臺,結合 Simscape 物理建模軟體,從而為機電一體化系統設計提供了便利。本文試圖用一個 Drawworks (石油鑽井絞車)的例子,來闡述如何在基於模型設計的基礎上,進行機電一體化開發。◆◆◆ ◆上圖中鑽井絞車系統為一個 Simulink 仿真模型,由物理模型、控制部分和操作界面組成。
  • 什麼是狀態機編程?一種耐用的編程方法(附代碼)
    狀態機編程理解什麼是狀態機?以作業系統中的任務調度為例來說明什麼是狀態機。在作業系統的任務調度中經常見到狀態機,其作用是根據任務的狀態和當前資源條件來改變任務的狀態。作業系統任務狀態狀態機編程示例以下代碼是一個狀態機編程的示例:
  • Labview實現幅度信號調製(AM)
    載波信號根據題目要求為餘弦信號,在labview中用正弦信號仿真器相位偏移90度得到餘弦信號。接著根據下面的調製器模型
  • 由淺入深,讓你全面了解狀態機模式的應用原理
    工作中應用到了狀態機,學習過程中發現,如果狀態機使用得當,那麼就會事半功倍。中間也陸陸續續學習研究了狀態機的相關知識。所以,在這裡做個總結,同時也分享出來。本文首先簡單介紹狀態機的基本知識(建議找專門專業的介紹狀態機的書籍進行學習),然後基於十字轉門的例子,以遷移表的方式來實現有限狀態機的功能,接著再介紹經典的狀態機模式,最後重點介紹boost startchart的相關知識點,boost startchart是boost實現的狀態機庫,它幾乎支持了所有的UML中狀態機的特性,主要學習的途徑就是官網提供的指南,該指南信息量很大,但是學習起來有點費勁
  • 不懂狀態機怎麼能讀懂中間件的LifeCycle?
    一個簡單的狀態機在Java技術棧中,很多中間件使用了LifeCycle設計模式組織項目結構,如Tomcat,Jetty,Spring等。要搞清楚LifeCycle模式首先需要能看懂狀態機。事實上,狀態機就是當滿足某種條件時,改變為指定狀態,也是很好理解的。
  • 基於UART以狀態機的形式實現LIN通信
    LIN協議分析和狀態機的設計有限狀態機是由一組狀態、一個起始狀態、輸入以及將輸入與當前狀態轉換為下一個狀態的轉換函數所組成,它是一個特殊的有向圖,包括一些狀態節點和連接這些狀態的有向弧。對特定的狀態機而言,首先要建立一些有效的狀態,然後設計相應的算法完成狀態的轉換。
  • Verilog HDL設計進階:有限狀態機的設計原理及其代碼風格
    下面的例子是該有限狀態機的Verilog HDL模型之一。例4.1:Gray碼有限狀態機模型1。另外還可以用另一種風格的Verilog HDL模型來表示同一個有限狀態。在這個模型中,我們用always語句和連續賦值語句把狀態機的觸發器部分和組合邏輯部分分成兩部分來描述,如下所示。
  • 用STATECAD快速設計有限狀態機
    有限狀態機設計的關鍵是如何把一個實際的時序邏輯關係抽象成一個時序邏輯函數,傳統的電路圖輸入法通過直接設計寄存器組來實現各個狀態之間的轉換, 而用硬體描述語言來描述有限狀態機, 往往是通過充分發揮硬體描述語言的抽象建模能力,通過對系統在系統級或寄存器傳輸級進行描述來建立有限狀態機。EDA 工具的快速發展,使通過CAD快速設計有限狀態機自動化成為可能。
  • 電動汽車動力總成解讀|狀態機
    導語:狀態機,代表了電驅動系統運行的不同狀態或者工作模式,電驅動系統控制器(Inverter)與整車控制器(VCU)狀態機的匹配就好比找對象,既要性格、三觀相匹配,也要有相似的生活方式和行為邏輯。文本從電驅動系統的多種工作模式角度,對電動汽車點火啟動、運轉、熄火停車背後的故事做了簡要介紹。本文分為以下三部分展開:1. 什麼是狀態機?2.