基礎組合邏輯電路之邊沿觸發的D觸發器

2020-12-17 字節醬

建議：可以先閱讀D觸發器的進化之路，對D觸發器前世今生有個感性的了解，再閱讀本文。

連結：https://www.aye.ink/posts/8b7bee2d/

對維持阻塞D觸發器的理解

背景

主從JK觸發器是在CP脈衝高電平期間接收信號，如果在CP高電平期間輸入端出現幹擾信號，那麼就有可能使觸發器產生與邏輯功能表不符合的錯誤狀態。邊沿觸發器的電路結構可使觸發器在CP脈衝有效觸發沿到來前一瞬間接收信號，在有效觸發沿到來後產生狀態轉換，這種電路結構的觸發器大大提高了抗幹擾能力和電路工作的可靠性。下面以維持阻塞D觸發器為例介紹邊沿觸發器的工作原理。

邏輯圖結構

維持阻塞式邊沿D觸發器的邏輯圖。該觸發器由六個與非門組成，其中G1G1、G2G2構成基本RS觸發器，G3G3、G4G4組成時鐘控制電路，G5G5、G6G6組成數據輸入電路。RDRD和SDSD分別是直接置0和直接置1端，有效電平為低電平。分析工作原理時，設RDRD和SDSD均為高電平。

RS觸發器真值表

（註：這個如何分析出來的參見基礎組合邏輯電路之RS觸發器）

邏輯電路分析過程

1.CP=0時，與非門G3G3和G4G4封鎖，其輸出為1，觸發器的狀態不變。同時，由於Q3Q3至G5G5和Q4Q4至G6G6的反饋信號將這兩個門G5G5、G6G6打開，因此可接收輸入信號D，使Q4Q4至G6G6的反饋信號將這兩個門G5G5、G6G6打開，因此可接收輸入信號D，使Q6=DQ6=D，Q5=Q6=DQ5=Q6=D。2.當CP由0變1時，門G3G3和G4G4打開，它們的輸出Q3Q3和Q4Q4的狀態由G5G5和G6G6的輸出狀態決定。Q3=Q5=DQ3=Q5=D,Q4=Q6=DQ4=Q6=D.由基本RS觸發器的邏輯功能知，Q=DQ=D。（註：這邊CP是由0變1，所以很多管腳的默認電平/初試電平也就是CP為0時候的電平）觸發器翻轉後，在CP=1時輸入信號被封鎖(這是結論，後面就是對這個說法的解釋，為啥輸入信號被封鎖了）。G3G3和G4G4打開後，它們的輸出Q3Q3和Q4Q4的狀態是互補的，即必定有一個是0，若Q4Q4為0，則經G4G4輸出至G6G6輸入的反饋線將G6G6封鎖，即封鎖了D通往基本RS觸發器的路徑；該反饋線起到了使觸發器維持在0狀態和阻止觸發器變為1狀態的作用，故該反饋線稱為置0維持線，置1阻塞線;Q3Q3為0時，將G4G4和G5G5封鎖，D端通往基本RS觸發器的路徑也被封鎖,G3G3輸出端至G5G5反饋線起到使觸發器維持在1狀態的作用，稱作置1維持線。G3G3輸出端至G4G4輸入的反饋線起到阻止觸發器置0的作用，稱為置0阻塞線。因此，該觸發器稱為維持阻塞觸發器。（註：至於究竟是Q3Q3還是Q4Q4為0，由上述2中可以看出，取決於上升沿前D端的狀態）總結：由上述分析可知，維持阻塞D觸發器在CP脈衝的上升沿產生狀態變化，觸發器的次態取決於CP脈衝上升沿前D端的信號，而在上升沿後，輸入D端的信號變化對觸發器的輸出狀態沒有影響。如在CP脈衝上升沿到來前D=0D=0，則在CP脈衝的上升沿到來後，觸發器置0；如在CP脈衝上升沿到來前D=1D=1，則在CP脈衝的上升沿到來後觸發器置1.

維持阻塞D觸發器的邏輯功能表

特徵方程

Qn+1=DQn+1=D

理論工作波形圖

用Verilog語言描述邊沿觸發D觸發器

實驗任務

本實驗的任務是描述一個帶有邊沿觸發的同步D 觸發器電路，並通過開發板的12MHz 晶振作為觸發器時鐘信號clk，撥碼開關的狀態作為觸發器輸入信號d，觸發器的輸出信號q 和~q，用來分別驅動開發板上的LED，在clk 上升沿的驅動下，當撥碼開關狀態變化時LED 狀態發生相應變化。

電路結構

Verilog HDL建模描述

程序文件：

仿真文件：

管腳分配

管腳分配圖

時序仿真

時序仿真圖

實驗現象

撥動撥碼開關的第1位到ON，給D 觸發器輸入1，則LED1 滅，LED2 亮,輸出Q=1Q=1，

QQ 輸出0；撥到OFF 時LED1 亮，LED2 滅，即QQ輸出0，QQ輸出1

工程文件下載

推薦下載連結：連結：https:///s/1djoaocVmiYO_yphmoeICcg提取碼：jg35備用下載連結：連結：https://file.aye.ink/Files/033.zip

相關焦點

  • 介紹數字電路中的三種觸發器類型
    數字時序電路中通常用到的觸發器有三種：電平觸發器、脈衝觸發器和邊沿觸發器。今天給大家介紹一下這三種觸發器，話不多說，直接入正題。1.脈衝觸發器如上圖所示，脈衝觸發器由兩個同樣的電平觸發SR觸發器組成，其中左邊的SR觸發器成為主觸發器，右邊的稱為從觸發器，這個電路也稱為主從SR觸發器（Master-Slave SR Flip-Flop）。脈衝觸發器的觸發方式分為兩步：第一步是在CLK=1時，主觸發器接收輸入端的信號，被置成相應狀態，從觸發器不動。
  • 數字電路中D觸發器和D鎖存器分別有什麼作用?
    打開APP 數字電路中D觸發器和D鎖存器分別有什麼作用？ 發表於 2017-11-24 09:20:41 　　用數位訊號完成對數字量進行算術運算和邏輯運算的電路稱為數字電路，或數字系統。由於它具有邏輯運算和邏輯處理功能，所以又稱數字邏輯電路。
  • 具有記憶功能門電路之基本RS觸發器、同步RS觸發器、D觸發器
    具有記憶功能的門電路，工作特徵與上述兩種基本門和可控門數字電路，有了質的差異。現在的輸出結果並不一定是「現在的」輸入信號所導致的，可能為「過去時」，即「已消失」輸入信號動作後的存儲結果，電路有了「記憶的」能力。電路的動作方式，也一改輸入信號的「長時生效」而變為「瞬時信號」的觸發機制。是具有記憶功能，能儲存一位二進位信息的邏輯電路。
  • jk邊沿觸發器工作原理
    > 　　JK觸發器是數字電路觸發器中的一種基本電路單元。JK觸發器具有置0、置1、保持和翻轉功能，在各類集成觸發器中，JK觸發器的功能最為齊全。在實際應用中，它不僅有很強的通用性，而且能靈活地轉換其他類型的觸發器。由JK觸發器可以構成D觸發器和T觸發器。 　　JK觸發器工作特性 　　建立時間：是指輸入信號應先於CP信號到達的時間，用tset表示。
  • 脈衝和邊沿觸發器區別
    邊沿觸發器，指的是接收時鐘脈衝CP 的某一約定跳變（正跳變或負跳變）來到時的輸入數據。在CP=l 及CP=0 期間以及CP非約定跳變到來時，觸發器不接收數據的觸發器。 　　邊沿觸發器 具有下列特點的觸發器稱為邊沿觸發方式觸發器，簡稱邊沿觸發器。觸發器接收的是時鐘脈衝CP 的某一約定跳變（正跳變或負跳變）來到時的輸入數據。
  • 時序邏輯電路設計
    > 　　數字電路根據邏輯功能的不同特點，可以分成兩大類，一類叫組合邏輯電路（簡稱組合電路），另一類叫做時序邏輯電路（簡稱時序電路）。組合邏輯電路在邏輯功能上的特點是任意時刻的輸出僅僅取決於該時刻的輸入，與電路原來的狀態無關。而時序邏輯電路在邏輯功能上的特點是任意時刻的輸出不僅取決於當時的輸入信號，而且還取決於電路原來的狀態，或者說，還與以前的輸入有關。
  • 施密特觸發器的特點_施密特觸發器作用
    施密特觸發器是最常用的整形電路之一。施密特觸發器的顯著特點是： （1）施密特觸發器有兩個穩定狀態，其維持和轉換完全取決於輸入電壓的大小； （2）電壓傳輸特性特殊，有兩個不同的閾值電壓（正向閾值電壓和負向閾值電壓）； （3）狀態翻轉時有正反饋過程，從而輸出邊沿陡峭的矩形脈衝。 施密特觸發器也具有兩個穩定狀態；要麼VT1截止、VT2導通，要麼VT1導通，VT2截止。
  • 教你讀懂電路圖,工程師必備技能
    它用各種圖形符號表示門、觸發器和各種邏輯部件，用線條把它們按邏輯關係連接起來，它是用來說明各個邏輯單元之間的邏輯關係和整機的邏輯功能的。為了和模擬電路的電路圖區別開來，就把這種圖叫做邏輯電路圖，簡稱邏輯圖。 　　除了這兩種圖外，常用的還有方框圖。它用一個框表示電路的一部分，它能簡潔明了地說明電路各部分的關係和整機的工作原理。
  • 數字電路中簡單的觸發器就可以組成計數器
    計數器是一種具有計數功能的電路，它主要由觸發器和門電路組成，是數字電路系統中使用最多的時序邏輯電路之一。計數器不但可用來對脈衝的個數進行計數，還可以分頻、定時控制等。數字電路板計數器種類有二進位計數器、十進位計數器和任意進位計數器，這些計數器又有加法計數器（又稱遞增計數器）和減法計數器（也稱為遞減計數器）之分。
  • 零基礎學FPGA(二)關於觸發器
    本文引用地址：http://www.eepw.com.cn/article/267376.htm　　1、關於觸發器的分類　　觸發器呢大體可以按這幾個部分分類：1、按電晶體性質分，可以分為BJT集成電路觸發器和MOS型集成電路觸發器。
  • 借鑑雙邊沿觸發器思想,設計一個雙邊沿移位寄存器
    這暗示了可以把串聯的主從觸發器改成並聯的形式。兩個鎖存器在時鐘clk的作用下交替處於輸入狀態及存貯狀態，而最後可以用另一個數據選擇器MUX使二者中處於存貯狀態的鎖存器接通輸出端，如圖2(b)所示。這樣，該觸發器在clk=0、1時都能夠接收輸入信號，觸發器的狀態在時鐘脈衝的上升沿和下降沿均可以改變，從而實現了時鐘信號的雙邊沿觸發，圖2(b)中的圖形符號已在時鐘輸入端標誌了這一特性。
  • cd40110的工作原理詳細(cd40110引腳圖功能_如何計數及應用電路分享)
    TB（4腳）為觸發器使能端，TE＝0時，計數器工作，TE＝1時，計數器處於禁止狀態，即不計數。 LE（6腳）為鎖存控制端，LE＝1，顯示數據保持不變，但它的內部計數器仍正常工作。 a，b，c，d，e，f，g（1，15，14，13，12，3，2腳）為信號輸出端，與七段顯示器連接。
  • FPGA重點知識13條,助你構建完整「邏輯觀」之二
    其他需要的各種頻率都是在這個基礎上利用PLL或者其他分頻手段得到的。　　2. 全局時鐘和BUFG:　　BUFG，輸入為固定管腳，輸出為H型全銅全局高速網絡，這樣抖動和到任意觸發器的延時差最小，這個也就是FPGA做同步設計可以不需要做後仿真的原因。
  • 乾貨|常見的脈衝電路到底有何用途和特點?終於了解了!
    在電子電路中，電源、放大、振蕩和調製電路被稱為模擬電子電路，因為它們加工和處理的是連續變化的模擬信號。電子電路中另一大類電路的數字電子電路。它加工和處理的對象是不連續變化的數位訊號。數字電子電路又可分成脈衝電路和數字邏輯電路，它們處理的都是不連續的脈衝信號。
  • 電路板維修基礎知識
    一、各種電子元器件的基礎知識（作用、識別及好壞檢測方法）電阻器的種類、標註、識別、檢測、選用電位器的種類、檢測、選用電容器的種類、標註、識別、檢測、選用電感器的種類、外形、應用、檢測、選用四、數字邏輯電路分析與維修數字邏輯晶片常見故障如何在線測試邏輯器件的好壞各種光耦、運放等集成電路IC的認識和測量方法；UC3844、NE555、ULN2003等各種IC的好壞測量；
  • 詳解照明燈開關電路的工作原理
    圖2-1　輕觸檯燈開關電路時基電路IC構成RS型雙穩態觸發器。雙穩態觸發器的特點是具有兩個穩定的狀態，並且在外加觸發信號的作用下，可以由一種穩定狀態轉換為另一種穩定狀態。在沒有外加觸發信號時，現有狀態將一直保持下去。當按下「開」輕觸按鈕開關SB 1 時，時基電路IC的第2腳被接地，即在RS觸發器的置「1」輸入端加上一個「0」電平觸發脈衝，電路被置「1」，輸出端(第3腳)輸出為高電平，經 R 3 加至單向晶閘管VS的控制極，觸發VS導通，檯燈點亮。
  • 教你怎麼看電路圖,各種電路圖形符號大全
    電路圖有兩種，一種是說明模擬電子電路工作原理的。它用各種圖形符號表示電阻器、電容器、開關、電晶體等實物，用線條把元器件和單元電路按工作原理的關係連接起來。這種圖長期以來就一直被叫做電路圖。另一種是說明數字電子電路工作原理的。它用各種圖形符號表示門、觸發器和各種邏輯部件，用線條把它們按邏輯關係連接起來，它是用來說明各個邏輯單元之間的邏輯關係和整機的邏輯功能的。
  • 示波器的觸發_示波器的九大常用觸發
    2、邊沿觸發 邊沿觸發是最常用最簡單最有效的觸發方式，絕大多數的應用都只是用邊沿觸發來觸發波形。邊沿觸發僅是甄測信號的邊沿、極性和電平。 4、狀態觸發 狀態觸發指的是在碼型的基礎上，增加一個時鐘通道來進行碼型判斷，可以用時鐘的上升沿判斷碼型，也可以用時鐘的下降沿判斷碼型，或上升和下降都可判斷碼型。
  • LED燈電路工作原理圖
    打開APP LED燈電路工作原理圖 電工學習網 發表於 2020-03-22 16:41:00 　　LED燈電路作業原理如圖所示，它是由時鐘脈衝發作器、計數器/分配器、延時觸發電路、驅動電路及發光二極體等構成。