閒侃有料視頻 發表於 2020-06-16 14:25:05
半導體業界,幾家公司正在競相開發基於各種下一代互連技術的新型2.5D和3D封裝。
英特爾,臺積電和其他公司正在基於一種新興的互連方案(稱為銅-銅混合鍵合)探索未來的封裝。這項技術提供了一種在晶片級使用銅線連接來堆疊高級管芯的方法,從而實現了新型3D-IC,小晶片和存儲立方體。儘管在研發方面,銅的混合鍵合和競爭方案仍有希望,但它們也帶來了一些技術和成本挑戰。
·Imec,Intel,Letti,Samsung,TSMC和其他公司正在為未來的高級封裝開發銅混合鍵合。
·Xperi已開發出其混合鍵合技術的新版本。該公司正在將該技術許可給他人。
·在研發方面,該行業正在研究混合粘合,以實現新的3DDRAM類型,即3DS(三晶片堆疊)DRAM。一些正在開發新的高帶寬內存(HBM)多維數據集。
同樣在研發中,許多公司正在研究新的2.5D,3D-IC和小晶片設計,這些設計將存儲器堆疊在邏輯上或將邏輯堆疊在邏輯上。
當今的晶片被封裝在眾多的IC封裝類型中。細分封裝市場的一種方法是通過互連類型,包括引線鍵合,倒裝晶片,晶圓級封裝(WLP)和矽通孔(TSV)。這些本身不是封裝類型,但它們指定晶片之間如何相互連接或連接到板上。
根據TechSearch的數據,當今約有75%至80%的封裝是基於引線鍵合的。焊線機使用細線將一個晶片縫接到另一個晶片或基板上。引線鍵合用於許多封裝類型。
諸如2.5D和扇出之類的高級包裝已經存在多年了。但是它主要用於高端應用程式。對於許多產品來說太貴了。展望未來,高級封裝有望成為開發新的系統級晶片設計的更可行選擇。
儘管如此,除卻成本問題,當今的2.5D和3D技術還存在一些令人困擾的問題。比如工業上通常使用的熱壓粘合(TCB)是一個緩慢的過程,TCB鍵合機拿起一個管芯並將凸塊與另一個管芯的凸塊對齊。它利用力和熱將凸塊結合在一起,但吞吐量較低。
「許多客戶都在通過堆疊晶片進入第三維市場。每次堆疊晶片時,它們都有成千上萬的凸起或柱子。當它們不斷堆積時,它們必須將這些東西彼此粘合。所有的隆起或支柱都必須處於相同的高度。否則,顛簸不會建立聯繫。然後,您基本上可能會失去整個包,」CyberOptics總裁兼執行長SubodhKulkarni說道。
展望未來,領先的晶片客戶正在遷移至7nm/5nm甚至更高的下一個節點。這對該程序包有幾個含義。「您需要更多的I/O。您可以將更多功能塊集成到模具中。因此,您需要更多的I/O來路由功能。」ASE的Cheung說。
為了在同一區域內放置更多I/O,您需要將凸點間距縮小到今天的40µm規格以上。這需要較小的顛簸和支柱。利用當今的技術,業界看到一條將凸點間距縮小到20μm左右的途徑。但是,這仍然是一個移動的目標。
當然,在顛簸和支柱方面也存在一些挑戰。
在銅柱工藝流程中,定義了柱的尺寸。然後,在襯底上,在表面上沉積種子層。將抗蝕劑施加在表面上,然後構圖。在限定的區域內鍍銅層,然後焊錫蓋。
在20μm的間距下,該過程變得困難。20μm的間距涉及11至12μm的柱尺寸,間距為8至9μm。那時,支柱的縱橫比變得難以管理和控制。
「從光刻技術的角度來看,最小微凸點間距可以低於20μm。最小微凸點CD由光刻膠的化學性質,微凸點高度和成像鏡頭的數值孔徑確定。微凸點的CD挑戰來自其他工藝步驟,例如溼法蝕刻過程中銅籽晶層的底切,」Veeco光刻市場營銷高級總監ShankarMuthukrishnan說道。
打開APP閱讀更多精彩內容
聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容圖片侵權或者其他問題,請聯繫本站作侵刪。 侵權投訴