Wilde 發表於 2020-12-18 11:31:32
集微直播間自開播以來獲得了大量來自行業的關注與好評。其中「集微公開課」欄目聯合行業頭部企業，通過線上直播的方式分享精彩主題內容，同時設立直播間文字提問互動環節。集微網希望將「集微公開課」欄目打造成中國ICT產業最專業、優質的線上培訓課程，深化產教融合，助力中國ICT產業發展。
第三十九期「集微公開課」於12月17日（周四）上午10:00直播，邀請到了芯和半導體SiP事業部總監胡孝偉、高級技術支持經理蘇周祥、高級技術支持工程師翁寅飛，帶來了以《5G射頻晶片封裝設計的最新解決方案》為主題的精彩演講。
國內EDA行業領軍企業芯和半導體成立於2010年，距今已經走過了10個年頭。經過多年的厚積薄發，如今芯和集首創革命性的電磁場仿真器、人工智慧與雲計算等一系列前沿技術於一身，提供覆蓋晶片、封裝到系統的全產業鏈仿真EDA解決方案。其EDA產品和方案擁有完全自主智慧財產權，在各種半導體先進工藝節點和先進封裝上都得到了驗證，並在5G、智慧型手機、物聯網、人工智慧和數據中心等領域都得到了廣泛應用。
芯和也是國內最先進入SiP市場的領先供應商，擁有自主創新的濾波器和系統級封裝設計平臺，為手機和物聯網客戶提供射頻前端濾波器和模組，在全球5G射頻前端供應鏈中扮演重要角色，被Yole評選為全球IPD濾波器領先供應商。
5G時代下，SiP面臨哪些設計挑戰？芯和有哪些5G射頻晶片封裝設計的最新解決方案，本期公開課的三位嘉賓帶來了詳細的解析。
5G射頻前端濾波器的趨勢、挑戰和應對
隨著5G商用的啟動，射頻前端市場因更多額外頻段的載波聚合和MIMO技術迎來新一波高速增長。濾波器在全球射頻前端市場中佔最大份額，其出貨量將會從2018年的530億顆增長到2025年的約1000億顆，年增長率接近兩位數。而一套成熟且兼顧各種濾波器工藝和設計的的EDA工具，可極大的提升射頻前端模塊的設計成功率和時效性。
芯和半導體SiP事業部總監胡孝偉指出，5G對射頻硬體帶來諸多影響。首先，最顯著的變化之一就是頻段高頻化趨勢十分明顯，最高可以到毫米波頻段，同時5G為了實現高速的傳輸，所使用的頻段的數量和帶寬也顯著增加。其次，射頻前端方面則呈現出明顯的模塊化趨勢，種類更加豐富。因為現在系統對於射頻前段的尺寸要求越來越高，傳統的分離式元器件已經無法滿足這種要求，所以它的佔比在持續降低。此外，濾波器的種類也更趨於多樣，相對於傳統的分離元器件方案，IPD、SAW和BAW佔比上升，主流趨勢是和其他器件集成為模組。
「射頻模組對於濾波器的選擇，主要取決於模組本身的性能和頻率的要求。目前常用的濾波器是IPD、SAW和BAW，而針對不同的應用和需求，採用不同類型的濾波器能達到最優的性能。」胡孝偉表示。
根據市調機構Yole的報告，2025年整個的濾波器市場的出貨量可達1000億顆。從2018年到2025年，濾波器的整體的出貨量實現了翻倍，年增長率接近了20%。
基於這樣的背景，胡孝偉表示：「沒有一種濾波器技術可以適應所有的需求，為了滿足不同應用場景的需求，各種濾波器技術都會並存發展。整個濾波器市場非常龐大，不過當前市場主要集中在國際大廠手裡，如何讓我們的模組和濾波器產品更快得到市場的認可是現在要思考的主要課題之一。」
芯和一直與代工夥伴合作，為移動和物聯網行業的fabless或模塊公司提供濾波器解決方案。據胡孝偉介紹，芯和提供的全套濾波器解決方案具有三個優勢，一是豐富的濾波器技術，包括IPD （HRSi，GaAs，TGV）、SAW和BAW；二是與晶圓廠/封裝廠形成了牢固的合作夥伴關係；三是定製的濾波器設計平臺XDS大大提高設計效率，減少設計迭代，加快了產品的上市時間。
胡孝偉還列舉了幾個芯和的成功案例，包括overview、5G射頻前端的IPD產品、集成於PA模塊的耦合器、集成於天線開關模塊ASM的低通濾波器LPF、Diplexer、5G NR（N77/N78/N79）寬帶BPF、IPD2工藝N77濾波器、SAW工藝GPS濾波器等。
值得一提的是，芯和被Yole評為IPD濾波器設計領導者，芯和憑藉著完備的供應鏈體系和不停優化的工具，能夠給客戶提供最合適的解決方案。
5G高性能封裝的挑戰和應對
先進工藝的發展推動了SiP封裝技術的持續革新。SiP封裝技術的發展大致分為陶瓷封裝、有機或薄膜封裝與3D封裝三個階段。
芯和半導體高級技術支持經理蘇周祥指出，隨著5G的到來，現在的封裝方式也越來越多。「目前比較常見封裝方式的主要有兩種，一種是應用於手機裡面的SiP，另一種是應用於HTC行業的SiP封裝。」
蘇周祥指出，隨著5G時代的來臨，手機的射頻前端也呈現模組化的趨勢。
在手機的射頻前端裡出現了各種各樣的SiP或者模組箱。而從市場規模來看，射頻前端SiP從2018年的30億美元，預計到2023年將會增長到49億美元。其中，PAMiD增長最快，佔比從2018年的23%將會增長到2023年的39%。
從HPC市場來看，隨著AI技術的發展，人工智慧、大數據、雲端等多種計算應用的相互融合，需要更強大的高效能運算（HPC）晶片支持，而 HPC晶片需要高速率，大帶寬的數據交換。
據蘇周祥介紹，先進封裝的異質集成SiP技術主要是2.5D Interposer和EMIB。
SiP技術不斷發展的同時也遇到了挑戰，SiP技術在 Mobile上的挑戰體現在片上射頻無源器件的電磁場仿真、射頻前端器件和封裝之間的電磁耦合和WB， FC封裝的建模和S參數快速提取；SiP技術在HPC上的挑戰則是TSV過孔矩陣的精確建模與仿真、高密度HBM走線的建模與仿真、複雜封裝基板自生的耦合效應和晶片的驅動能力。
針對上述挑戰，芯和推出了Metis系統級封裝仿真平臺，以其多尺度快速電磁算法、智能化網格剖分、兼容IC、封裝和PCB的流程可以讓工程師快速提取和分析SiP。
據悉，Metis的多尺度電磁算法可以輕鬆解決晶片-封裝-PCB聯合仿真所帶來的不同尺度的問題。另外，在Metis中，晶片設計和封裝設計是分開的，不同的Team有著不同的設計環境。晶片與封裝並行設計，可以減少出錯，減少迭代。
5G射頻晶片無源電磁仿真解決方案
芯和半導體高級技術支持工程師翁寅飛指出，5G以及先進工藝的演進對射頻前端設計，特別是無源提取，提出了更高的要求。其中的挑戰體現在：互聯尺寸縮小、規模增大；高頻需求；需要支持不同襯底；要支持先進工藝。
翁寅飛特別談到了5G RFIC的發展呈現著兩個趨勢：一是RFIC需要支持更多頻段、更高頻率；二是射頻前端SiP趨勢化、支持多種工藝。
翁寅飛介紹，集成電路工藝在30年的演進過程中可以大致分為三個階段，第一階段是3μm-0.13μm，這個階段遵循摩爾定律，能夠很輕鬆地縮小電晶體的尺寸；第二階段是90nm-28nm，到了28nm工藝，摩爾定律的推動越來越緩慢，取而代之的是材料更新；第三階段是28nm以後的先進工藝，材料更新已發揮到極致，結構創新隨之而來。
他指出，在工藝的不斷發展下，無源器件模型的挑戰在於傳統的方法迭代周期較長且不夠精準，基本的晶圓代工pecell已不能滿足設計師對PPA的需求，用戶定義的pcell在28nm節點下也變得更加複雜。
針對上述挑戰，芯和IRIS和iModeler為工程師提供精確、快速和簡單易用的電磁仿真解決方案，解決了5G射頻前端複雜的版圖無源提取和器件建模問題。
其中，IRIS支持多種工藝，並且已經在Foundry的多個工藝節點得到驗證。IRIS擁有操作簡單易用、多種工藝格式支持、仿真iCell管理、模板化曲線繪製、支持多種電路仿真視圖、工藝角掃描、分布式並行計算等功能和特點。
另外，芯和還提供差異化的電磁場仿真技術，提供完備的算法、智能mesh、並行計算能力等。
責任編輯:tzh
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容圖片侵權或者其他問題，請聯繫本站作侵刪。 侵權投訴