如何根據數據表規格算出鎖相環(PLL)中的相位噪聲

2021-01-08 電子產品世界

　　也許你也會跟我一樣認為典型數據表中的某些規格難以理解，這是因為其中涵蓋了一些你不太熟悉的隱含慣例。對許多RF系統工程師而言，其中一種規格便是鎖相環(PLL)中的相位噪聲。當信號源被用作本機振蕩器(LO)或高速時鐘時，相位噪聲性能對滿足系統要求起到了重要作用。最初從數據表中推斷出該規格時似乎就像一個獨立的項目。下面我來講解一下如何通過讀取PLL的相位噪聲規格來對您的無線電或高速應用可達到的性能進行初步評估。

本文引用地址：http://www.eepw.com.cn/article/201705/358947.htm

　　注意，PLL是一種控制迴路，這種系統具備頻率響應功能。參考路徑中生成的噪聲受控於迴路中對系統輸出的低通頻率響應，而壓控振蕩器(VCO)中生成的噪聲受控於迴路中對系統輸出的高通頻率響應。參見圖1。

　　圖1：鎖相環中的兩個已建模的噪聲源(綠色和藍色)及其對系統輸出的頻率響應

　　環路帶寬內部(低通頻率響應)PLL產生的噪聲分為兩個部分——閃爍噪聲和白噪聲，但環路帶寬外部(高通頻率響應)的噪聲在數據表中通常表示為開環VCO性能。

　　當這些規格被插入動態環路中時，就會對總相位噪聲造成影響。圖2解釋了這三種噪聲規格是如何定義一個近似選中環路帶寬的總相位噪聲的方法。請注意環路帶寬上方總相位噪聲與VCO的跟蹤調諧以及環路帶寬下方總相位噪聲與PLL的跟蹤調諧。

　　圖2：LMX2592預估相位噪聲曲線圖(帶100-MHz相位檢測器頻率的6-GHz輸出)，藉助(1)閃爍噪聲、(2)白噪聲和(3)~100-kHz環路帶寬用VCO開環數據

　　讓我們簡單回顧一下這三種規格：

　　1)閃爍噪聲(圖2中的紅線)是鎖相環的一種特性，會在偏移較低時影響相位噪聲。這種噪聲會隨著偏移頻率的變化而變化，變化率為每10年10分貝。德州儀器對該噪聲進行了規定並將其標準化，使其適用於10-kHz偏移時的1-GHz載波。方程1解除了閃爍噪聲規範化：

　　  

　　其中，Fvco指VCO的頻率。

　　閃爍噪聲一般不受相位檢測器頻率的影響，只取決於輸出載波頻率。因此，輸出頻率增加一倍，噪聲將增加6分貝。

　　2)白噪聲(圖2中的綠線)亦稱為鎖相環的品質因數，為方便對比，對該噪聲標準化。與在1 Hz載波時的1-Hz帶寬[dBc/Hz]中的輸出信號相比，品質因數的單位是分貝。

　　其中，N指反饋(參見圖1)的分頻器，Fpd指相位檢測器的運行頻率。

　　  

　　該規格會影響中段偏移頻率的相位噪聲。從方程2中可以看出，相位檢測器頻率越高，環路內部的相位噪聲越佳，相位檢測器頻率每增加一倍，相位噪聲會改善3分貝。

　　3)開環VCO相位噪聲(圖2中的黑線)與偏移頻率之間的關係是每十年變化20分貝，但是距離載波更近時，會變為每十年變化30分貝。白噪聲一般通過15或20-MHz的偏移頻率傳遞，被稱為噪聲源的本底噪聲。鎖相環中VCO發出的噪聲會進入高通頻率響應。最後，相位噪聲通常會隨著輸出頻率的變化而變化，因此當頻率減半時，相位噪聲會改善6分貝。

　　現在，您可得出不同偏移頻率和輸出頻率時PLL的近似相位噪聲。您需要從數據表中獲得閃爍噪聲、白噪聲和開環VCO相位噪聲。然後利用公式1和公式2解除這些規格的標準化，然後假設尖銳環路濾波器為第一個近似值(如圖2中所示)，即可得出閉環響應的近似值。

　　估算PLL相位噪聲起初看似很困難，但推斷數據表中所需的規格並使用此處概括的公式將有助於選擇出滿足您系統要求的最佳PLL。


相關焦點

  • 鎖相環相位噪聲與環路帶寬的關係分析
    鎖相環相位噪聲與環路帶寬的關係分析 灰色天空 發表於 2012-11-22 10:44:47 　　0 引 言 　　電荷泵鎖相環是閉環系統，系統各個部分都是一個噪聲源，各部分噪聲的大小不僅與電路本身有關
  • 鎖相環pll設計
    鎖相環pll設計 佚名 發表於 2018-06-13 11:21:48 設計背景： 在我們設計工程中我們會用到100M，500M等時鐘，如果我們的晶振達不到我們就需要倍頻，再上一個文檔中我們了解到了分頻，可是倍頻我們改怎麼做了
  • 什麼叫鎖相環(PLL)?鎖相環的基本原理
    鎖相的意義是相位同步的自動控制，能夠完成兩個電信號相位同步的自動控制閉環系統叫做鎖相環，簡稱PLL。
  • PLL鎖相環的基本結構及工作原理
    一．鑑相器（PD）　　鑑相器是鎖相環路中的一個關鍵單元電路，它負責將兩路輸入信號進行相位比較，將比較結果從輸出端送出。 鑑相器的電路類型很多，最常用的有以下三種電路。　　（1）模擬乘法器鑑相器，這種鑑相器常常用於鑑相器的兩路輸入信號均為正弦波的鎖相環電路中。
  • 基於壓控振蕩器(VCO)的高性能鎖相環(PLL)設
    簡介「鎖相環」(PLL)是現代通信系統的基本構建模塊。PLL通常用在無線電接收機或發射機中，主要提供「本振」(LO)功能；也可用於時鐘信號分配和降噪，而且越來越多地用作高採樣速率模數(A/D)轉換的時鐘源。隨著集成電路加工中功能器件的尺寸縮小，器件電源電壓也呈下降趨勢，包括PLL和其它混合信號功能所用的電源。
  • PLL鎖相環的特性、應用與其基本工作過程
    2、良好的載波跟蹤特性　　無論輸入鎖相環的信號是已調製或未調製的，只要信號中包含有載波成分，就可將環路設計成一個窄帶跟蹤濾波器，跟蹤輸入信號載波成分的頻率與相位變化，環路輸出信號就是需要提取的載波信號。載波跟蹤特性包含窄帶、跟蹤和弱輸入載波信號的放大三重含意。
  • 基於ADF4117的電荷泵型鎖相環設計
    摘要：電荷泵型鎖相環的設計主要集中在環路濾波器。為了解決各種環路濾波器對鎖定時間要求較高，並在環路帶寬較寬的應用中對參考頻率附近雜散抑制不夠，因而致使鎖相環相位噪聲及雜散惡化的問題。
  • 相位噪聲基礎及相位噪聲測試原理和方法
    同時，隨著技術的不斷提高，對電路系統又提出了更高的要求，這就要求電路系統必須具有較低的相位噪聲，在現代技術中，相位噪聲已成為限制電路系統的主要因素。低相位噪聲對於提高電路系統性能起到重要作用。G0qednc相位噪聲好壞對通訊系統有很大影響，尤其現代通訊系統中狀態很多，頻道又很密集，並且不斷的變換，所以對相位噪聲的要求也愈來愈高。
  • 鎖相環工作原理與應用
    鎖相環是現代電子系統的基本模塊之一。它通常用於多媒體，通信和許多其他應用程式。有兩種不同類型的PLL - 線性和非線性。在現實世界中非線性設計是困難和複雜的，但線性控制理論在模擬PLL中是很好的建模的。PLL證明了線性模型對於大多數電子應用是足夠的。　　什麼是鎖相環？
  • 乾貨| 漫話鎖相環——設計步驟概論
    3、指定鎖相環的階數（通常為2階或3階），據此選定環路濾波器的電路形式。然後根據上述第1條中指定的參數與第2條中的鎖相環增益，計算環路濾波器的元件參數。在實際設計過程中，上述步驟可能有次序的調整，也可能由於某些實現上的問題而出現反覆。下面提供這些設計步驟關係，只給出結論或簡單的推導，原理請參考有關文獻。
  • 高頻鎖相環的可測性設計
    1　鎖相環結構及原理　　本文所要測試的是用於大規模集成電路的鎖相環時鐘發生器，他是一款基於0.18 μm CMOS 數字工藝設計的高頻電荷泵鎖相環（Charge Pump Phase Locking Loop，CPPLL），最高輸出頻率達1.2 GHz。
  • 鎖相環原理
    導讀：本文主要講述的是鎖相環的原理，感興趣的童鞋們快來學習一下吧~~~很漲姿勢的哦~~~本文引用地址：http://www.eepw.com.cn/article/278852.htm　　鎖相環就是為無線電發射中使頻率較為穩定的一種方法，
  • 鑑頻鑑相器的指標對鎖相環(PLL)死區及抖動性能的影
    該應用筆記討論了鑑頻鑑相器的指標對鎖相環(PLL)死區及抖動性能的影響。在使用電荷泵環路濾波的PLL設計中，通過產生具有最小脈寬的鑑相輸出脈衝，可以減輕PLL的死區效應和相關的鎖相環抖動。
  • 驅動高壓鎖相環頻率合成器電路的 VCO
    鎖相環(PLL)電路是由壓控振蕩器(VCO)和鑑相器組成的反饋系統,振蕩器信號跟蹤施加的頻率或相位調製信號是否具有正確的頻率和相位。需要從固定低頻率信號生成穩定的高輸出頻率時,或者需要頻率快速變化時,都可以使用PLL。典型應用包括採用高頻率、電信和測量技術實現濾波、調製和解調,以及實現頻率合成。
  • 德州儀器推出最新14GHz分數N分頻鎖相環(PLL)
    該款可提供業界較佳噪聲性能的 14GHz 分數N分頻鎖相環（PLL）將進一步壯大公司時鐘與定時產品陣營 最新 PLL 為汽車、工業以及通信應用提升 RF 靈敏度及雷達精確度 北京2014年6月10日電 /美通社/ -- 日前，德州儀器 (TI) 宣布推出支持高級頻率調製功能的業界較高性能
  • 基於ADF4106的鎖相環頻率器研究與設計
    本文基於鎖相環晶片ADF4106設計了一種數字鎖相環頻率合成器，具有超寬的帶寬、較好的噪聲特性、快速鎖定時間，以及功耗低和體積小等特點，從而被廣泛應用於無線通信系統中。 　　1 鎖相環頻率合成器的基本工作原理 　　鎖相環（PLL）是一個相位誤差控制系統，通過將輸入信號與壓控振蕩器（VCO）輸出信號之間的相位進行比較，產生相位誤差電壓經處理後去調整壓控振蕩器的相位。
  • 電荷泵鎖相環的數字鎖定檢測電路應用分析
    摘 要 電荷泵鎖相環的鎖定指示電路設計，常用的方法是在PFD 電路中通過檢測經分頻後的參考輸入和本振反饋信號的相位誤差來實現，當相位誤差超過某個鎖定檢測窗口時，鎖相環電路就上報失鎖告警。
  • 單片機超頻之PLL鎖相環設置
    這就得用到鎖相環了。例如MCU用的外部晶振是16M的無源晶振，則可以通過鎖相環PLL把系統時鐘倍頻到24M，從而給系統提供更高的時鐘信號，提高程序的運行速度。 51單片機，AVR單片機內部沒有鎖相環電路，其系統時鐘直接由外部晶振提供。
  • 鎖相環的組成和工作原理
    鎖相環在工作的過程中，當輸出信號的頻率與輸入信號的頻率相等時，輸出電壓與輸入電壓保持固定的相位差值，即輸出電壓與輸入電壓的相位被鎖住，這就是鎖相環名稱的由來。鎖相環通常由鑑相器（PD）、環路濾波器（LF）和壓控振蕩器（VCO）三部分組成，鎖相環組成的原理框圖如圖8-4-1所示。
  • 提高環路的穩定性的CMOS電荷泵鎖相環電路設計
    電荷泵鎖相環（charge pump phase-locked loop,CPPLL）因其自身所具有的開環增益大、捕獲範圍寬、捕獲速度快、穩定度高和相位誤差小等優勢，現已廣泛應用在無線通信領域中。 在整個電荷泵鎖相環系統中，電荷泵電路起著非常關鍵的作用。