1nm電晶體誕生 全球最小!

2021-01-06 TechWeb

新浪科技訊 北京時間10月7日晚間消息,美國勞倫斯伯克力國家實驗室(以下簡稱「伯克力實驗室」)教授阿里-加維(Ali Javey)領導的一個研究小組日前利用碳納米管和一種稱為二硫化鉬的化合物開發出了全球最小的電晶體。

電晶體由三個終端組成:源極(Source)、漏極(Drain)和柵極(Gate)。電流從源極流到漏極,由柵極來控制,後者會根據所施加的電壓打開和關閉。

伯克力實驗室研究人員蘇傑伊-德賽(Sujay Desai)稱:「長期以來,半導體行業一直認為,任何小於5納米的柵極都不可能正常工作。因此,人們之前從未考慮過小於5納米的柵極。」

但伯克力實驗室此次開發出的電晶體的柵極只有1納米。加維說:「我們開發出了到目前為止已知的最小的電晶體。柵極長度被用于衡量電晶體的規格,我們成功研製出1納米柵極電晶體,這意味著只要所選擇的材料適當,當前的電子零部件的提及還有較大縮減空間。 」

而德賽稱:「我們的研究成果表明,低於5納米的柵極不是不可能的。一直以來,人們都是基於矽材料來縮小電子零部件的體積。而我們放棄了矽材料,選了二硫化鉬,結果開發出了只有1納米的柵極。」

矽和二硫化鉬都有一個晶格結構,但與二硫化鉬相比,通過矽流動的電子更輕,遇到電阻更小。當柵極為5納米或更長時,這是矽材料的一個優勢。但柵極長度低於5納米時,就會出現了一種被稱為「隧道效應」的量子力學現象,從而阻止電流從源極流到漏極。

德賽解釋說:「這意味著我們無法關閉電晶體,電子完全失控了。」而通過二硫化鉬流動的電子更重,因此可以通過更短的柵極來控制。

選定二硫化鉬作為半導體材料後,接下來就需要來建造柵極。但製造1納米的結構並不是一件容易的事,傳統的光刻技術並不適用於這樣小的規模。最終,研究人員轉向了碳納米管,直徑僅為1納米的空心圓柱管。

經研究人員測試顯示,採用碳納米管柵極的二硫化鉬電晶體能夠有效控制電子流動。加維說:「這項研究表明,我們的電晶體將不再局限於5納米柵極。通過使用適當的半導體材料和設備架構,摩爾定律還會繼續長期生效。」(李明)

相關焦點

  • 1nm電晶體誕生 摩爾定律未終結
    正當我們為之疑惑嘆息之時,計算技術界突然傳來了一個好消息:科學家已將電晶體製程從 14 nm縮減到了 1 nm!這樣,同樣體積的晶片上就能集成更多電晶體,摩爾定律有希望繼續它的傳奇預言!這一巨大突破是由勞倫斯伯克利國家實驗室的一個團隊完成的。在阿里·加維(Ali Javey)的帶領下,他們開發出的新型電晶體柵極線寬只有1納米。
  • 1nm電晶體誕生:由納米碳管和二硫化鉬製成
    現有22nm電晶體鳳凰科技訊 北京時間10月7日消息,據外媒報導,今天,沉寂已久的計算技術界迎來了一個大新聞。勞倫斯伯克利國家實驗室的一個團隊打破了物理極限,將現有最精尖的電晶體製程從14nm縮減到了1nm。 電晶體的製程大小一直是計算技術進步的硬指標。電晶體越小,同樣體積的晶片上就能集成更多,這樣一來處理器的性能和功耗都能會獲得巨大進步。多年以來,技術的發展都在遵循摩爾定律,即當價格不變時,集成電路上可容納的元器件的數目,約每隔18-24個月便會增加一倍,性能也將提升一倍。
  • 1nm電晶體誕生 驚嘆「突破物理極限」
    【環球時報綜合報導】現代生活已經離不開電子晶片,而晶片上的電晶體體積越小,處理器的性能提升得越多。美國勞倫斯伯克利國家實驗室教授阿里·加維領導的一個研究小組近日利用新型材料研製出全球最小電晶體,其電晶體製程僅有1納米,被媒體驚嘆為「突破物理極限」。
  • 1nm以後的電晶體選擇:CFET?
    三星已經宣布,他們將在3nm的時候轉向水平納米片(Horizontal Nanosheets :HNS)。臺積電(TSMC)保持3nm的FF,但預計將轉移到2nm的新架構。此次的VLSI座談會上,有關7納米、5納米、3納米的文章發布得比較多,然而,筆者卻發現將Gate All Around(GAA)的Nanosheet結構應用在這些節點上的情況是全球共通的認知。
  • 麒麟9000:全球首款5nm 5G SoC,153億電晶體
    全球首款 5nm 5G SoC,153億電晶體舉世無雙據了解,華為 Mate 40 系列搭載的麒麟 9000 處理器,是全球第一顆也是唯一一顆採用 5nm 工藝製造的 5G SoC,該晶片集成了多達 153 億個電晶體,首次突破 150 億大關,是目前市面上所有晶片中電晶體最多,功能最完整的 5G SoC。
  • 電晶體發展歷史
    得益於電晶體的出現,才有了如今電子產品的昌盛。因此,電晶體也被譽為20世紀最偉大發明,它的出現為集成電路、微處理器以及計算機內存的產生奠定了基礎。自電晶體誕生到如今,經過了幾十年的發展,電晶體也發生了翻天覆地的變化。
  • Intel在1平方毫米中塞下1億個電晶體
    本周二,英特爾也搶了一回頭條,因為晶片巨頭邏輯技術部門副主席Kaizad Mistry宣布,他們已經有能力在1平方毫米中塞下1億個電晶體,「絕對是行業歷史上史無前例的。」對,這也可以算是個「裡程碑」式的進步。在同等面積內塞入更多電晶體意味著電路設計能得到有效瘦身,不但能降低晶片製造成本,還意味著在同等體積上,晶片能獲得更多功能。
  • 臺積電5nm工藝分析 每平方毫米容納1.713億個電晶體!
    近日又有一個大消息傳了出來,那就是臺積電的5nm電晶體密度比官方宣傳的還要誇張!眾所周知,官方宣傳的數據一般都是最理想的情況了,甚至還有可能有一些數據失真。但臺積電的實測竟然把自己的臉給打了。按照摩爾定律,半導體晶片的電晶體密度每2年翻倍。
  • 電腦進化史 全球最小電腦的誕生
    全球最小電腦誕生於國外ibm公司 3月20日消息 在IBM Think 2018大會上,IBM展示了號稱是全球最小的電腦。該微型電腦的尺度為1毫米x 1毫米,比一粒鹽還小,製作本錢不到10美分。需求指出的是,上圖是搭載了兩個微型電腦的64主板,   在功能方面,該微型電腦具有帶「數十萬」電晶體的處理器、SRAM存儲器、用於供電的光伏電池以及運用LED和光電檢測器與外界通訊的通訊單元。IBM宣稱,該微型電腦具有跟1990年的x86晶片適當的功能,意味著其可以運轉初代《毀滅兵士》。
  • 蘋果發布A14 Bionic處理器:全球首發5nm工藝、118億電晶體怪獸
    今晚雖然沒有iPhone 12手機,不過大家可以提前過過癮,因為蘋果發布了A14 Bionic處理器,首發5nm工藝,118億電晶體傲視群雄,沒有華為競爭5nm的情況下這會是目前最強手機晶片。
  • 5nm!118億電晶體!最強晶片發布
    推薦:史上最全!半導體資料免費下載!今日凌晨,萬眾期待的蘋果新品發布會雖然沒有iPhone 12手機,不過大家可以提前過過癮,因為蘋果發布了A14 Bionic處理器,首發5nm工藝,118億電晶體傲視群雄,沒有華為競爭5nm的情況下這會是目前最強手機晶片。
  • 天天說卡脖子,7nm體現在電晶體的哪部分你知道嗎?
    其實我之前發 7nm 工藝介紹相關的文章的時候,就提到過:我們說 7nm 工藝,那 7nm 這數字究竟還存在毛意義?它大概除了用於表現在市場上某一個工藝節點,數字本身已經沒有任何意義了。至少,臺積電、三星的 7nm 節點上,電晶體並不存在任何一個物理參數是 7nm 的。那它有什麼資格叫 7nm 呢?原本針對這一點,我也挺想花時間去研究一下的。
  • 中科院研發出了一種2nm及以下工藝的新型電晶體
    近日,中科院對外宣布,中國科學家研發除了新型垂直納米環柵電晶體,這種新型電晶體被視為2nm及一下工藝的主要技術候選。這意味著此項技術成熟後,國產2nm晶片有望成功「破冰」,意義重大。 目前最為先進的晶片製造技術為7nm+Euv工藝製程,比較出名的就是華為的麒麟990 5G晶片,內置了超過100億個電晶體。
  • Moore’s Law的延續-鰭式場效應電晶體的誕生
    IC Insights的2020年版《McClean報告》(於1月發布)顯示了在過去的50年中,DRAM、快閃記憶體、微處理器和圖形處理器如何跟蹤Moore預測的曲線。從曲線可以看出,摩爾定律仍然在集成電路行業中發揮著作用。但是,在過去的10到15年中,諸如功耗和與微縮限制等種種物理極限制約著其進一步發展。
  • 16年努力創新,中微全球首臺5nm蝕刻機問世,供應臺積電使用
    矽基半導體的發展,在納米技術的加持下,變得越來越小,遵循摩爾定律的說法,在價格不變的情況下,同等晶片面積下的電晶體數量每隔18-24個月就會翻一倍,隨之性能也會提升一倍左右。那麼想要獲得更高的性能,在同等架構的晶片中,最直接的方法就是往裡面填滿更多的電晶體,我們可以簡單的理解為「以數量取勝」。
  • 118億電晶體!蘋果A14首秀,全球首發的5nm晶片有多香?
    作為全球首發的5nm晶片,A14仿生晶片的性能亮點主要為:1、臺積電5nm製程工藝,具有118億個電晶體;2、6核中央處理器,性能提升40%;3那麼,這顆A14晶片到底能不能抓住全球首發的猛勁,穩坐今年AI晶片第一的寶座呢?我們來看看更詳細的乾貨。
  • 臺積電5nm電晶體密度比7nm提高88%
    根據報導,臺積電已在本月開始5nm工藝的試產,第二季度內投入規模量產,蘋果A14、華為麒麟1020、AMD Zen 4等處理器都會使用它,而且消息稱初期產能已經被客戶完全包圓,尤其是蘋果佔了最大頭。而目前臺積電尚未公布5nm工藝的具體指標,只知道會大規模集成EUV極紫外光刻技術,不過在一篇論文中披露了一張電晶體結構側視圖。
  • 5nm工藝麒麟1020流片成功,每平方毫米1.713億個電晶體
    2019年年底就有供應鏈消息稱,臺積電在積極備戰下一代晶片5nm EUV,華為目前正考慮將5nm工藝用在其下一代旗艦晶片麒麟1020上,預計2020年第三季度上市。
  • 16年努力創新,中微全球首臺5nm蝕刻機問世,或先供應臺積電使用
    矽基半導體的發展,在納米技術的加持下,變得越來越小,遵循摩爾定律的說法,在價格不變的情況下,同等晶片面積下的電晶體數量每隔18-24個月就會翻一倍,隨之性能也會提升一倍左右。那麼想要獲得更高的性能,在同等架構的晶片中,最直接的方法就是往裡面填滿更多的電晶體,我們可以簡單的理解為「以數量取勝」。
  • 每平方毫米容納1.713億個電晶體:臺積電5nm工藝分析
    近日,WikiChip依據Techcon 2019、IEEE IEDM和ISSCC 2020等會議上披露的信息,分析了臺積電的5nm工藝。好消息是,摩爾定律依然有效:5nm與7nm製程相比,縮放比例為1.84。