臺積電2納米工藝取得重大突破

由於平臺對個人主體發布的國際時政類信息不進行推廣，若您對國際時政新聞感興趣，建議點擊關注，即可看到我所發布的內容

據《臺灣經濟日報》報導，臺積電的2nm製程取得了重大突破。研究和開發過程目前已進入高級階段。公司樂觀認為2023年下半年的風險試產產量可以達到90%。供應鏈還顯示，與使用FinFET的3nm和5nm工藝不同，臺積電2nm工藝採用了一種新的多橋通道場效應電晶體(MBCFET)架構。

臺積電去年成立了2nm項目研發團隊，尋找可行的發展路徑。考慮到成本、設備兼容性、技術成熟度和性能，2nm採用了基於環繞門(GAA)工藝的MBCFET架構。這解決了由於工藝收縮引起的FinFET電流控制洩漏的物理限制。臺積電此前透露，2nm製程的研發和生產將在保山和新竹兩地進行。計劃在P1到P4之間建設4個超大型晶圓廠，佔地90多公頃。

從目前臺積電2nm的研發進度來看，2023年應該進入風險試產，2024年進入量產

電晶體——先進半導體製造工藝的關鍵

電晶體是突破先進半導體製造工藝的關鍵。例如，在45nm階段，業界引入了高k絕緣層/金屬柵(HKMG)工藝。在32nm處引入了第二代高k絕緣層/金屬柵工藝。然而，當電晶體的尺寸小於25nm時，傳統的平面場效應管的尺寸無法減小。

美國加州大學伯克利分校的胡正明教授發明的FinFET解決了這個問題。主要的想法是使場效應電晶體三維化。這種新的互補金屬氧化物半導體電晶體可以改善電路控制和減少洩漏電流。

由於FinFET的發明，英特爾在2011年推出了商用22nm FinFET。從那時起，FinFET行業將半導體製造工藝從22nm提升到今天的5nm。然而，5nm工藝已經將電晶體降低到原子水平。矽原子的直徑為0.117nm, 3nm幾乎是25個矽原子首尾相連的長度。

FINFET技術將停止在4NM/3NM的製造過程

為了繼續使半導體小型化，需要引進新技術。臺積電2nm採用的GAA(門-全能，繞門)也稱為GAAFET。它與FinFETs有相同的概念。不同的是GAA的柵極環繞著通道。根據不同的設計，GAA也有不同的形式。目前的四種主流技術是納米線、片狀結構多路橋接翅片、六角形截面納米線和納米材料。

三星引進的GAA技術是多橋路場效應電晶體(MBCFET)，它是一種片狀結構的多橋路場效應電晶體。在採用GAA技術方面，三星甚至更為激進。據報導，三星3nm將引入GAA，與7nm相比3nm工藝性能提高35%，功耗降低50%。然而，臺積電直到2nm才會引入鎵鎵技術。

GAA可以降低性能和功耗，但成本也很高。28nm製程的成本為6290萬美元，而5nm製程的成本將飆升至4.76億美元。三星聲稱其3nm GAA的成本可能超過5億美元。