基於FPGA的可配置FFT_IFFT處理器的設計與實現

2021-01-07 電子產品世界

目前，正交頻分復用OFDM(Orthogonal Frequency Division Multiplexing)技術已經成為未來寬帶無線接入系統的基本實現技術之一，其抗多徑衰落和高頻帶利用率的優點被廣泛應用於無線通信系統中，是解決高速數據在無線信道中傳輸的首選方案[1]。

本文引用地址：http://www.eepw.com.cn/article/189610.htm

式(4) 表明首先對X[k] 取共軛， 然後對其進行FFT變換， 對其結果再取一次共軛， 乘因子1/N， 這樣就實現了IFFT 與FFT 處理模塊的復用。

2 可配置FFT/IFFT 處理器設計

2.1 FFT/IFFT 處理器整體結構

可配置FFT/IFFT 處理器整體結構如圖1 所示。圖中， 基4 蝶形單元主要完成輸入的4 路並行計算。OFDM數字基帶數據流需要高速連續處理[3]， 故FFT 處理系統在輸入、輸出均採用了桌球處理， 共需要4 組存儲單元，一組存儲單元需要4 塊RAM;RAM 地址產生單元主要

生成存儲單元寫入及讀出數據的地址， 數據選擇模塊主要完成了桌球操作RAM 的數據選擇;ROM 及其地址產生單元主要在控制單元的控制下將旋轉因子送入蝶形單元， 配置單元控制不同點數的數據流操作及其相應地址配置。

FFT_IFFT處理器是OFDM系統中數據處理的核心單元，是OFDM系統中數據正交調製和解調的關鍵。本文設計實現了一種用於P2P移動無線通信手持終端產品，採用單碟形4路並行結構，兼容802.11g協議，可配置FFT_IFFT處理器，在處理速度、實現面積、功耗方面均滿足802.11g系統及手持移動無線通信終端的要求。

2.2 FFT/IFFT可配置方案

由基4算法分析可知，要分別完成1 024、256、64點的FFT計算，需要的迭代級數分別為5、4、3級。由於1 024點的FFT運算可分解為4個256點的FFT運算，而256點的FFT運算又可分為4個64點的FFT運算，64點的FFT運算經過3級迭代就可求出。可以通過簡單的模式控制實現多點數的配置，如圖2所示。其中5級蝶形計算單元，每級蝶形單元結構一致，採用順序蝶形計算，當選擇模式0時，數據直接送入第一級，進行1 024點的5級運算;選擇模式1時，數據通過選擇器跳過第1級，數據送入第2級，從而完成256點的4級迭代運算;選擇模式2時，數據通過選擇器跳過第1級和第2級，數據送入第3級，從而完成64點的三級迭代運算。這樣就可以正確簡單地實現系統要求的配置要求。

2.3 基本蝶形運算單元設計

蝶形運算單元的設計是整個FFT/IFFT處理器設計的關鍵。完成蝶形運算的一次複數乘法包含4次實數乘法和2次實數加、減法，如果將乘數擴大1位，可將計算化簡為3次實數乘和5次實數加/減法。為了提高處理速度，本設計採用四級流水線處理方式，有效地減小了關鍵路徑時延。蝶形單元的數據從RAM輸入及輸出到RAM需要2個時鐘周期，這裡引入2級流水;對輸入數據的實部和虛部分開並行計算，一次複數乘法只需3個乘法累加器即可完成，用4個加法器及4個減法器即可完成基4蝶形單元後續數據處理，再次引入二級流水。整個蝶形單元處理時間為4個周期，採用四級流水線結構後，以較小的資源代價有效提高了處理器的時鐘頻率。

p2p機相關文章:p2p原理


相關焦點

  • 基於FPGA的可擴展高速FFT處理器的設計與實現
    摘　要：本文提出了基於FPGA實現傅立葉變換點數可靈活擴展的流水線FFT處理器的結構設計以及各功能模塊的算法實現特別是多級流水線處理的FFT結構使得基於FPGA器件的FFT處理器完成不同點數的FFT計算時可以通過增減模塊級數很容易地實現。
  • 基於JTAG接口實現ARM的FPGA在線配置
    SDR終端的實現往往都是基於可重配置的硬體環境，如現場可編程邏輯陣列(Field Programmable Gate Array，FPGA)、數位訊號處理器(Digital Signal Processor，DSP)，而不是專用集成電路(Application Specific Integrated Circuit，ASIC)等特定的硬體電路和晶片。
  • 基於FPGA的移位寄存器流水線結構FFT處理器設計與實現
    近年來現場可編程門陣列(FPGA)的飛速發展，與DSP技術相比，由於其並行信號處理結構，使得FPGA能夠很好地適用於高速信號處理系統。由於Altera等公司研製的FFT IP核，價錢昂貴，不適合大規模應用，在特定領域中，設計適合於自己領域需要的FFT處理器是較為實際的選擇。
  • 3G系統中AGC的FPGA設計實現
    2 系統總體設計　　　　在本設計中，前端TD_SCDMA的射頻信號RF輸入後，經過MAX2392零中頻下變頻解調後進行增益處理。VGA輸出的信號經過ADC變換後就成為數字中頻信號，經RSP(接收信號處理器)處理輸出為IF數位訊號。IF信號可以經過agc控制算法處理後控制VGA的增益。
  • 基於FPGA IP核的FFT實現與改進
    FFT運算複雜，需要大量的存儲器和運算單元，其硬體實現平臺多種多樣。DSP需要外置存儲器和特定接口，限制了運算速度。ASIC雖能滿足速度要求，但其硬體電路複雜、可擴展性差、且價格昂貴。FPGA具有陝速並行運算、高集成度、低功耗等特點，且具有豐富的IP核資源，方便調用，適合FFT算法的實現。
  • 一種基於FPGA的視頻邊緣檢測系統設計
    摘要：對於視頻圖像檢測與識別的需要，提出了一種基於FPGA的視頻邊緣檢測系統設計方案，並完成系統的硬體設計。通過FPGA控制攝像頭進行視頻採集，雙埠SDRAM對圖像數據進行緩存，FPGA再對數據進行實時處理。
  • 基於FPGA的實時中值濾波器硬體實現
    在許多實際應用場合，如高清視頻監控、X光圖像的降噪等，需要快速且實時地進行中值濾波，軟體實現達不到實時處理的要求，因此選用硬體實現。 在硬體實現上，文獻[1]、[2]等採用行延遲的方法形成鄰域數據，以實現3×3的中值濾波。文獻[7]為了提高紅外成像跟蹤器設計了大窗口的中值濾波器。
  • 基於FPGA的m序列信號發生器設計
    基於FPGA與Verilog硬體描述語言設計井實現了一種數據率按步進可調、低數據誤碼率、反饋多項式為本文引用地址：http://www.eepw.com.cn/article/263588.htm　　　　1 m序列信號發生器的組成　　基於FPGA的m序列信號發生器硬體結構極其簡單，僅需兩個獨立按鍵(一個是復位按鍵與另一個控制數據率切換按鍵)、一個48 MHz的用於提供系統時鐘有源晶振、系統電源、一塊配置晶片、幾個簡單的電阻與電容即可實現。
  • 用matlab來實現fpga功能的設計
    FPGA具有實現高性能並行算法的能力，是構成高性能可定製數據通路處理器（數字濾波、FFT）的理想器件。如Virtex-II Pro FPGA包含高性能的可編程架構、嵌入式PowerPC處理器和3.125Gbps收發器等。本文引用地址：http://www.eepw.com.cn/article/190767.htm但是，FPGA在數位訊號處理領域的廣泛應用受限於幾個因素。
  • 基於CORDIC 2FSK調製器的FPGA設計
    提出一種基於流水線CORDIC算法的2FSK調製器的FPGA實現方案，可有效地節省FPGA的硬體資源，提高運算速度。最後，給出該方案的硬體測試結果，驗證了設計的正確性。0 引言 頻移鍵控(FSK)是用不同頻率的載波來傳送數位訊號，並用數字基帶信號控制載波信號的頻率。
  • 基於FPGA的RS232行列式矩陣鍵盤接口設計
    一、引言本文引用地址：http://www.eepw.com.cn/article/245960.htm本方案是用VHDL語言來實現的基於RS232按位串行通信總線的行列式矩陣鍵盤接口電路
  • 基於FPGA的任意分頻器設計
    儘管目前在大部分設計中還廣泛使用集成鎖相環(如Altera的PLL，Xilinx的DLL)來進行時鐘的分頻、倍頻以及相移設計，但是，對於時鐘要求不太嚴格的設計，通過自主設計進行時鐘分頻的實現方法仍然非常流行。首先這種方法可以節省鎖相環資源，再者這種方式只消耗不多的邏輯單元就可以達到對時鐘的操作目的。
  • 基於Nios II軟核的多核處理器系統的設計與實現
    摘要：本文設計了一個基於FPGA解決方案的多核處理器系統，整體上提高了系統性能，解決了單核處理能力提升受到的制約。
  • 信號處理基礎-FFT卷積之頻域FIR濾波
    從上理論就講說這麼多，更詳細的可看看相關專著書籍，接下來用matlab仿真來看看運算過程的中間環節是什麼樣；clc;clear;%%設定信號參數T=10e-6; %信號長度：usf0=3e6;           %信號1：3MHzf1=8e6;
  • 基於FPGA的DisplayPort設計與實現
    Link Policy Maker 可管理鏈路，並負責保持鏈路同步。其任務包括發現鏈路、對鏈路進行初始化和維護。Stream Policy Maker 可管理傳輸初始化，並通過底層硬體對行動序列施加控制來維護同步流。Policy Maker 的上述要素需根據特定的實施來決定，而且可在作業系統、軟體驅動程序、固件或者 FPGA 邏輯中進行配置。
  • 基於FPGA的航空總線協議接口設計
    由於1553B總線協議控制器基本依賴於進口的專用器件，價格昂貴，還受到限制，並且這些器件需要外圍的硬體電路配合工作，如果完成整個總線接口板的設計，還需要單獨的MCU，集成度不高，這樣就在某種程度上限制了設計能力。隨著嵌入式技術的發展，可編程片上系統設計SoPC技術已廣泛應用於諸多領域。
  • 基於Xilinx FPGA 實現FFT算法的電力諧波檢測的設計方案詳解
    基於Xilinx FPGA 實現FFT算法的電力諧波檢測的設計方案詳解 工程師青青 發表於 2018-07-16 18:22:00 基於FFT算法的電力系統諧波檢測裝置，大多採用DSP晶片設計。
  • FFT實時譜分析系統的FPGA設計和實現
    整個設計採用流水線工作方式，保證了系統的速度，避免了瓶頸的出現；整個系統採用FPGA實現，實驗表明，該系統既有DSP器件實現的靈活性又有專用 FFT晶片實現的高速數據吞吐能力，可以廣泛地應用於數位訊號處理的各個領域。
  • 基於FPGA的帶Cache的嵌入式CPU的設計與實現
    MIPS32TM指令集開放，指令格式規整，易於流水線設計，大量使用寄存器操作。與CISC(Complex Instruction Set Computer)微處理器相比，RISC具有設計更簡單、設計周期更短等優點，並可以應用更多先進的技術，開發更快的下一代處理器。