一文看懂單電壓基準與雙電壓基準區別

2020-11-23 電子發燒友

  本文主要詳解單電壓基準與雙電壓基準區別,分別從三個拓撲結構,性能方面的不同以及佔用的空間和成本方面來詳細的解說。

  一、兩個基準電壓的三個拓撲結構

  諸如圖1中顯示的雙向電流感測的應用要求使用兩個良好匹配的低漂移基準電壓。第一個電壓,VREF定義ADC的滿量程範圍。需要一個偏置電 壓,VBIAS,來電平位移雙極信號。需要使VBIAS= VREF/2,這樣的話,ADC的正負擺幅相等。

  圖1:低漂移雙向單電源低端電流感測系統

  

  如圖2中顯示,使用兩個單獨的電壓基準來提供一個簡單且直接的方法。

  圖2:解決方案1(兩個獨立的基準)

  

  對於圖1中的應用,VREF和VBIAS分別為3.0V和1.5V。表1列出了一對低漂移基準。在將漂移、準確度和成本考慮在內時,REF5030A 是針對3V基準電壓的不錯選擇。不幸的是,低漂移、固定1.5V基準是不太容易得到的。在這個情況下,你可以選擇一個1.25V基準,諸如 LM4149B,雖然這個選擇使正負範圍失衡。

  表1:低漂移電壓基準

  

  第二解決方案是可行的,使用圖3中顯示的分壓器指定一個3V電壓基準。

  圖3:解決方案2(基準+分壓器+緩衝器)

  

  在這裡,VBIAS的漂移,如方程式 (1) 所示,由基準 (δREF)、電阻分壓器網絡 (δRDIV)和緩衝放大器 (δBUF) 的漂移所導致。

  

  對於一個相類似的低漂移解決方案,選擇具有0.1%耐受值和5ppm/°C溫度漂移的電阻器。考慮到放大器的滿量程範圍為1.5V,緩衝放大器的偏移 不是很明顯。要達到輸入偏移電壓所導致的誤差為0.1%和1ppm/°C漂移誤差的目標,此放大器應該具有少於1.5mV的偏移電壓和1.5µV/°C的 漂移。表2顯示為這個解決方案所選擇的器件。要獲得與組件選擇的更多細節,請參考TIPD156,這是一款TI設計參考庫中的電流感測參考設計。

  表2:第二個解決方案中的組件

  

  二、性能方面

  將從三個方面,即他們輸出之間的總體誤差、漂移跟蹤和匹配,來比較這三種解決方案的性能。

  總體誤差

  方程式 (1) 將用百分比 (%) 給出的技術規格轉換為百萬分比 (ppm) 表示的技術規格。

  

  每個電壓輸出的總體誤差性能指標取決於他的初始精度和工作溫度範圍內的漂移,如方程式(2) 中所給出的那樣。

  

  在解決方案1中,由於在數據表中沒有指定LM4140B的漂移典型值,小編們使用70ºC溫度範圍內的最大漂移技術規格來進行計算。在解決方案2中,偏 移電壓 (VBIAS) 由REF5030A,電阻器網絡和一個緩衝器產生。因此,正如第一部分中方程式 (1) 所指定的那樣,初始精度和漂移可以表示為這三個誤差源的RSS值。由於REF2030和REF5030A使用打包方法來確定漂移,計算的溫度範圍為整個工 作溫度範圍,或者說165ºC。

  表1顯示VREF在解決方案1和解決方案2中具有相同的性能時,他的VBIAS輸出的誤差會大很多。需要注意的是,VBIAS在解決方案2中的誤差包括來自VREF的誤差。由於兩個輸出上的高初始精度和低溫度漂移,解決方案3在三個解決方案中具有最低誤差。

  表1:每個輸出電壓誤差原因比較

  

  漂移跟蹤和匹配

  這個雙輸出系統的另外一個重要技術規格是漂移跟蹤,這個參數描述了特定溫度範圍內兩個電壓之間的匹配準確度,計算方法如方程式 (3) 所示。圖1顯示了REF2030的漂移跟蹤性能典型值。

  

  圖1:VREF和VBIAS跟蹤與溫度之間的關係圖

  由於小編們在解決方案1中採用了兩個獨立的電壓基準,理論上來講,這兩個基準也許不會直接相互跟蹤,所以跟蹤是他們最大溫度漂移 (11 ppm/ºC) 的RSS值。由於LM4140B的額定溫度範圍只在0°C至70ºC之間,這個漂移跟蹤只適用於這個溫度範圍。

  在解決方案2中,由於VREF的誤差在兩個輸出上同時存在,VREF和VBIAS之間的漂移跟蹤 (δTracking) 只取決於電阻器網絡 (δRES) 和緩衝器 (δBUF) 的漂移,計算方法如方程式 (4) 所示。

  

  三、佔用的空間和成本

  空間佔用和成本

  除了系統性能之外,在高密度應用中,PCB面積要求會十分關鍵。圖1中給出了每個解決方案的總PCB空間一覽(未考慮去耦合電容器)。

  

  下方的表1顯示所需空間的簡單計算結果(只考慮器件本體尺寸)。通過從一個封裝尺寸為4.64 mm2的集成解決方案中提供雙輸出,相對於解決方案1和解決方案2,REF2030將佔用的總空間分別減少了83%和67%。從成本角度 看,REF2030僅為1.4美元,比解決方案1和2分別低52%和30%。

  表1:空間佔用和成本

  

  結論

  解決方案1

  有兩個獨立的電壓基準構成,解決方案1非常簡單直接且易於實現。然而,其缺點也很明顯:電壓選項有限,在輸出間無直接漂移跟蹤。此外,解決方案1中使用的兩個低漂移高精度基準價格很高。

  解決方案2

  雖然需要使用更多組件並佔用更大主板空間,解決方案2比解決方案1的成本更低,並具有更好的漂移跟蹤。然而,解決方案2中VBIAS的精度要遜於解決 方案1,這是因為他取決於VREF的漂移、分壓器和緩衝放大器。在有利方面,解決方案2在設計不同偏置電壓時比較靈活,在這些設計中,VBIAS≠ VREF/2。

  解決方案3

  解決方案3最顯著的不同就是其單晶片解決方案。這個設計具有最佳的初始精度、更低的成本以及更小的PCB空間佔用。事實上,解決方案3輸出匹配比解決 方案2好90%,佔用的空間小67%,成本降低30%。換句話說,如果你的設計目標是一款低漂移系統,並且你不想在獲得高精度性能方面花費過多的話,解決 方案3 (REF2030) 會是一個好的選擇。

  表2:最終比較結果

  

打開APP閱讀更多精彩內容

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容圖片侵權或者其他問題,請聯繫本站作侵刪。 侵權投訴

相關焦點

  • 單電壓基準與雙電壓基準的對決-II
    在我上一個帖子中,我們討論了生成兩個高精度電壓基準輸出的三種拓撲結構。今天,我們將從三個方面,即他們輸出之間的總體誤差、漂移跟蹤和匹配,來比較這三種解決方案的性能。
  • 電壓基準晶片的參數解析及應用技巧
    幾乎所有電壓基準晶片都在為實現「高精度」而努力,但要在各種不同應用場合真正實現高精度,則需要了解電壓基準的內部結構以及各項參數的涵義,並要掌握一些必要的應用技巧。電壓基準晶片的分類根據內部基準電壓產生結構不同,電壓基準分為:帶隙電壓基準和穩壓管電壓基準兩類。
  • 深入淺出常用元器件系列——電壓基準
    在模擬信號與數位訊號相互轉換的過程中,基準電壓晶片起到舉足輕重的作用,它為模擬信號的量化工作提供標準。電子工程師越來越多地使用不同規格的基準電壓晶片。但是,很多人剛開始接觸基準電壓晶片時感到一籌莫展,甚至有些工程師也只關心基準電壓晶片的精度(其實是初始精度)這一指標。  下面我們一起來揭開基準電壓晶片的神秘面紗。
  • 如何選擇基準電壓源
    在較高溫度下,基準電壓源的老化速度往往也更快。熱遲滯這一規格常常被忽視,但它也可能成為主要誤差源。它本質上是機械性的,是熱循環導致晶片應力改變的結果。經過很大的溫度循環之後,在給定溫度下可以觀察到遲滯,其表現為輸出電壓的變化。它與溫度係數和時間漂移無關,會降低初始電壓校準的有效性。
  • 基準電壓源設計及選用介紹
    本文引用地址:http://www.eepw.com.cn/article/178648.htm  最基本的電壓基準源電路如圖1(a)、穩壓管的擊穿特性如圖1(b)所示。筆者曾用圖示儀對大量二極體的正向特性做過觀察,發現穩壓管的正向特性相對其它二極體而言最硬,整流管次之、開關管最差,因此可用穩壓管正向串聯的辦法組成0.7V、1.4V、2.1V等的低壓基準源,還可以通過改變通過電流的辦法微調其端電壓值。其溫度係數約為-2mV/℃左右。  另一類常用的電壓基準是採用半導體集成工藝生產的「基準二極體」和「精密電壓基準」。
  • 一款高精度基準電壓源的設計方案
    本文引用地址:http://www.eepw.com.cn/article/201612/328287.htm  當今設計的基準電壓源大多數採用BJT帶隙基準電壓源結構,以及利用MOS電晶體的亞閾特性產生基準電壓源;然而,隨著深亞微米CMOS工藝的發展,尺寸按比例不斷縮小,對晶片面積的挑戰越來越嚴重,雙極型電晶體以及高精度電阻所佔用的面積則成為一個非常嚴重的問題。
  • 一種低電壓帶隙基準電壓源的設計
    0 引言 基準電壓是數模混合電路設計中一個不可缺少的參數,而帶隙基準電壓源又是產生這個電壓的最廣泛的解決方案。在大量手持設備應用的今天,低功耗的設計已成為現今電路設計的一大趨勢。
  • 帶隙電壓基準源的設計與分析
    文中對帶隙電壓基準源的設計與分析,可以為電壓基準源相關的設計人員提供參考。可以為串聯型穩壓電路、A/D和D/A轉化器提供基準電壓,也是大多數傳感器的穩壓供電電源或激勵源。關鍵詞 基準源;Banba結構;帶隙基準源;輸出電壓 基準源廣泛應用於各種模擬集成電路、數模混合信號集成電路和系統集成晶片中,其精度和穩定性直接決定整個系統的精度。
  • cmos帶隙基準電壓源設計
    帶隙越大,電子由價帶被激發到導帶越難,本徵載流子濃度就越低,電導率也就越低   帶隙主要作為帶隙基準的簡稱,帶隙基準是所有基準電壓中最受歡迎的一種,由於其具有與電源電壓、工藝、溫度變化幾乎無關的突出優點,所以被廣泛地應用於高精度的比較器、A/D或D/A轉換器、LDO穩壓器以及其他許多模擬集成電路中。
  • 模擬基準電壓源電路的仿真與分析
    打開APP 模擬基準電壓源電路的仿真與分析 工程師黃明星 發表於 2018-07-04 04:58:00 引言 模擬電路廣泛地包含基準源
  • 一種基於LDO穩壓器的帶隙基準電壓源設計
    帶隙基準電壓源為LDO提供一個精確的參考電壓,是LDO系統設計關鍵模塊之一。基準電壓的精度直接影響輸出電壓的精度,因此高精度基準參考電壓電路是LDO穩壓器的的關鍵。1 LDO穩壓器工作原理圖1是一個典型LDO電路結構。該結構主要包括4個部分:誤差放大器、電阻反饋網絡、參考基準電壓和調整管。
  • 一個高性能帶隙基準電壓源的設計
    關鍵詞:CMOS;帶隙基準電壓源;曲率補償;電源抑制比本文引用地址:http://www.eepw.com.cn/article/181366.htm0 引 言 基準電壓是集成電路設計中的一個重要部分,特別是在高精度電壓比較器、數據採集系統以及A/D和 D/A轉換器等中,基準電壓隨溫度和電源電壓波動而產生的變化將直接影響到整個系統的性能。
  • 一種高精度低電源電壓帶隙基準源的設計
    由於帶隙基準電壓源具有較低的溫度係數和高電源電壓抑制比,以及能與標準CMOS工藝相兼容等優點,因而成為常用的基準電壓源實現方式。文獻設計了具有溫度補償的傳統帶隙基準電路,但其電源電壓和溫度係數過高,且輸出電壓約在1.25 V,難以滿足低壓的要求。文獻設計了低電源電壓帶隙基準電路,但輸出基準電壓過高。文獻提出了解決方法,設計了低壓帶隙基準源,電路結構複雜。
  • 一種用於高壓集成電路的基準電壓源設計
    摘要:本文基於LDO的設計思想,設計了一款用於高壓集成電路的LDO架構式的基準電路,使其具有寬輸入範圍的特性。同時,對於該基準電路,文中提出了兩種補償方式,通過增加前饋通路的補償方式可以使得系統的帶寬大大地拓展,從而減小基準電路的啟動時間(小於5μs)。另外,在該基準電路的基礎上增加了上電復位電路,從而提高系統可靠性。
  • 基於一階溫度補償技術的CMOS帶隙基準電壓源電路
    為滿足深亞微米級集成電路對低溫漂、低功耗電源電壓的需求,本文提出了一種在0.25mN阱CMOS工藝下,採用一階溫度補償技術設計的CMOS帶隙基準電壓源電路。電路核心部分由雙極電晶體構成,實現了VBE和VT的線性疊加,獲得近似零溫度係數的輸出電壓。
  • 一種高精度帶隙基準電壓源電路設計
    基於0.5μm高壓BiCMOS工藝對電路進行了仿真,結果表明,在-40%℃~85℃範圍內,該帶隙基準電路的溫度係數為7ppm/℃,室溫下的帶隙基準電壓為1.215 V。帶隙電壓基準(BGR)技術日趨成熟,具有較高精度,較低功耗的BGR在電路中被廣泛應用。利用雙極型電晶體的基區-發射區電壓差△VBE在不同電流密度偏置下具有正溫度係數,而其本身的基區-發射區電壓VBE具有負溫度係數,這兩個電壓線性疊加,得到較合適的近似零溫度係數的基準電壓源。
  • 周末隨想: 帶隙(能隙)基準電壓 Band Gap
    DCDC或ACDC控制器的基準電壓或參考電壓也就是輸出電壓反饋管腳VFB對應的內部運放的基準電壓,輸出電壓通過分壓電阻連接到VFB
  • 計算電壓基準的溫度係數(tempco)和初始精度
    例如,模/數轉換器(ADC)根據基準電壓設置其滿量程輸入電平。下文討論了如何在初始精度和溫度係數(tempco)之間進行折中,在保證滿足系統精度的前提下拓寬電壓基準的選擇範圍。下面介紹的計算方法可根據給定的初始精度確定溫度係數,反之亦然。 任何典型的ADC應用中均會指定模擬電壓範圍,由ADC進行數位化。
  • 帶曲率補償、工作電壓1.2 V、可調帶隙基準電壓電路
    假設有正溫度係數的電壓V1和負溫度係數的電壓V2,這兩個量以適當的權重相加,那麼結果就會顯示出零溫度係數。選取a和b使得aV1/ T+bv2/ T=0,可以得到具有零溫度係數的電壓基準,VREF=aV1+bV2。上述假設提供了一個可行的方法實現與溫度無關的電壓基準,就是分別找到正溫度係數的電壓和負溫度係數的電壓。
  • 採用分流調節器的簡易基準電壓發生電路
    打開APP 採用分流調節器的簡易基準電壓發生電路 佚名 發表於 2010-05-15 17:21:15 採用分流調節器的簡易基準電壓發生電路