工程師吳畏 發表於 2018-10-18 10:13:00
今年就業形勢：今年形勢依舊不景氣，英特爾硬體部門基本不招人，思科硬體部門和信號完整性方面也不招人，EMC，IBM，AMD硬體開發也沒有名額，可能會有校招，但一般是噱頭做廣告。英偉達倒是搞的轟轟烈烈，最後也沒招人。後面的同學不要對這些公司抱太多希望。
從8月份開始起到現在找工作花了3個多月，慢慢的也接近尾聲了，因此我考慮著花點時間把這段時間的筆試面試好好總結一下，也供正在找工作或者以後即將找工作的小夥伴們作為參考。
下面主要說一下我筆試面試公司的過程，本篇主要側重筆試（面試稍後補上），按時間先後順序：
1 、華為：
硬體沒有筆試，首先是一面，技術面，大概只有15分鐘，然後性格測試（會刷人），但一般性格測試可以做兩遍。最後綜合面試了，一般大概也只有一刻鐘。
2、中興：
有筆試，然後技術面，2對1，兩個面試官會輪流問問題，大概20分鐘，緊接著綜合面，有英語，大概也要20分鐘。的並且筆試一般會和射頻，天線，微波，通信的一起考，所以卷子一般只用做自己熟悉的部分就好了。CMOS不用輸入管腳該怎麼處理（不能懸空）。串聯負反饋和並聯負反饋的作用。PCB走線特性阻抗的影響因素（線寬，介電常數，銅箔厚度，PCB板材等）。差分信號線阻抗匹配一般是（100歐姆~120歐姆）。4G LTE基礎知識的考察。達林頓管連接判斷和計算。軌到軌運放的基礎知識。對光接入網知識的理解（大題）。OFDM系統中峰均比的解釋以及解決辦法（大題）。用兩個MOS管搭一個開關電路（大題）。整體而言都是基礎題目。
3、 英偉達：
英偉達是發一份word的筆試題到郵箱，然後限定兩個小時做好再發過去，大概10個大題，主要是數字電路方面的。但今年英偉達基本不招人。題目有解釋什麼是非穩態，以及怎麼消除。信號的串擾有什麼危害，怎麼解決。用2:1MUX構成與門和或門（連一根線就可以了）。給一個數字電路的框圖化簡。其餘的題目我貼幾個在下文，大家可以試著做做。應該說好好看看數電，可以做出一大半出來。
3）。 Given a list （5， 1， 17， 8）， write aprocedure to return a sorted list in ascending order （1，5，8，17）。
5）。 Please use Binary Gray Code to designa 4 bits 10 states code （0 1 2 3 4 5 6 7 8 9， total 10 states）
7）。 Please implement following functionswith a 2:1 MUX.
Y=A&B; Y=A||B;
4 、百度：
硬體就一個崗位，筆試主要是FPGA方向的，但筆試過後基本都沒通知了。百度硬體目前主要也只在北京招人。百度這兩年的筆試題有很大的相似處，具體的筆試題可以看我上一篇博客。
5 、CVTE：
（18w）這家公司比較奇特，首先不讓投簡歷，他有一系列測評，包括邏輯，數字，硬體基礎知識的題目，只有通過了才有資格投簡歷。網上測試的題目很基礎。然後，一面是一對三，面試官會問一些問題，讓大家依次回答，不涉及技術，一面一般刷掉三分之二的人。筆試題有對採樣定理的描述。給一個線性電源計算效率。還有兩個穩壓管並聯，問輸出。三極體放大狀態特點，和計算。單片機工作的幾個要素。給三個電壓問是什麼三極體。幾種功放性能的比較。LC諧振電路。恆流源和恆壓源的比較。三端集成穩壓器的計算。
6 、思科：
今年沒有硬體崗位，投了一個硬體支持的崗位，筆試時發現都是軟體的題目，一共六部分，選擇作兩部分，C/C++，資料庫，作業系統，Python， 網絡，JAVA。並且答題要求挺坑的，答對一題得1分，答錯一題扣0.5分。招人很少，題目大部分都不會，做了炮灰。
7、 阿爾卡特朗訊：
筆試，主要是高速電路設計，信號完整性方面的題目，然後技術面，2對1，大概25分鐘，有英語。最後HR面，英語聊天十分鐘，但也有做自我介紹，項目之類的，因人而異。
解決串擾問題（3W規則）。電磁幹擾EMC。OC門要加上拉電阻原因。振鈴的考察。Watchdog的原理。LVDS電平的特點以及優勢（大題）。IIC總線的verilog實現並畫出時鐘的對應波形（告訴從設備地址，寄存器地址，寫入數據）那麼順序是：起始位—從設備地址—ACK位—寄存器地址—ACK位—寫入數據—ACK位—停止位。
給一個CPU和幾片存儲器讓畫出連接圖（大題）。
DC/DC噪聲產生的原因，MOS管反接肖特基二極體的作用（大題）。
8 、斐訊：
（8k*13， 包吃住）模電和數電的基礎題，很簡單。筆試過了就面試，由於和其他公司衝突，邀請了兩次我都沒去面試。
串聯兩個穩壓管問輸出電壓。鎖存器的作用。ADC每提高1bit， 抗幹擾能力可以提高6db。三極體放大電路三種組態的優缺點。給一個電容的容值和ESL問濾波範圍。三極體給出電壓，讓判斷每一極。與或非門的考察。什麼是電感飽和。存儲電路的設計。復位電路並聯二極體的作用（為電容提供洩放電壓的通道）。積分運放電路輸入輸出的計算。
9 、聯影：
國家扶持的，感覺前途還不錯，首先筆試，題目很基礎。但因為上海是最後一站，一般崗位也只要一兩個人，所以上海這邊也是走走過場，沒怎麼要人面試。串行通信協議種類。陶瓷電容，鉭電容，鋁電解電容容值對比。CMOS輸入輸出邏輯電平。共模抑制比作用。鎖相環的組成。TTL和CMOS電平的對比。然後給出一個情景讓畫出卡羅圖化簡，並且畫出邏輯電路。畫出一個單片機的外圍結構電路，有開門狗，存儲電路，復位電源等等。最後一個三極體放大電路計算。
10、 環旭電子：
（據說10k*13， 包住，有中餐）兩面，先筆試，在面試。筆試也主要考基礎。但對公司做的東西沒什麼興趣。
筆試主要是：溫度升高，二極體導通電壓將（減小）。三極體放大截止電路的判斷。存儲電路的考察。二極體單向導通電路的考察。眼圖的作用，怎麼觀察。解釋建立時間和保持時間。
11 、菲尼薩：
沒有筆試，就兩輪面試，技術面和HR面大概各50分鐘。
12 、兆芯：
部分職位有筆試，我投的崗位沒有筆試，四輪面試。總共用了3個小時。混合電路設計有筆試題。
SRAM最小電路的分析和改進。
解釋建立時間保持時間。用最少資源寫16為加法器（FPGA）。
用靜態和動態的mos管畫或非門和非門。密勒效應和應用。
MOS管電流源噪聲的分析。還有幾個IC電路設計的不太會。
13 、中電集團36所：
一輪面試。很簡單的問題。
14 、國家核電：
先面試，在體檢，在筆試，筆試大概3小時。
15、中國銀行：
筆試，4小時。然後面試。
16 、中國農業銀行：
筆試3小時，然後面試。
17 、上海銀行：
筆試1小時，少量邏輯題目，然後就是性格測試，然後面試。
大概就寫到這裡吧。想到其他的再補充。總結的話，要通過筆試，模電數電一定要好好看看，二極體，三極體，運放的計算一般是必考。數電裡面畫與非門，或非門，化簡，觸發器也經常考。還有就是DC/DC，LDO也會有所涉及。另外存儲器一般也作為大題出現，應該注意。最後PCB布板，高速電路中阻抗匹配，串擾，反射振鈴有時也會出現。
打開APP閱讀更多精彩內容聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容圖片侵權或者其他問題，請聯繫本站作侵刪。 侵權投訴