WIMAX LDPC碼解碼器的FPGA實現
2020-12-05 電子產品世界
摘 要： 設計了基於TDMP-NMS算法的碼率碼長可配置LDPC碼解碼器，支持WIMAX標準LDPC碼的解碼。 通過插入最短的額外時鐘周期，使得更新後的節點信息得到了及時利用。採用一種工作於增量模式的基於填充算法的桶形移位寄存器結構，實現了對該標準中576、768、1152、2304 4種碼長LDPC 碼解碼的支持。結果表明所設計的解碼器完全能滿足WIMAX標準對數據吞吐率的要求。
關鍵詞： WIMAX；低密度奇偶校驗碼解碼器；FPGA；TDMP；歸一化最小和算法
全球微波互聯接入WIMAX是一種基於IEEE802.16e標準的無線城域網WMAN技術。該技術採用LDPC碼作為其信道編碼方案。WIMAX標準的LDPC碼由於其優異的性能而引起了人們的廣泛關注。Torben Brack等人根據該標準中各個碼率LDPC碼校驗矩陣的不同特點，對碼率為1/2和2/3B的LDPC碼採用TDMP解碼算法，對其他4種碼率的LDPC碼採用BP算法。設計實現了一個可支持WIMAX標準中所有碼率和碼長的LDPC碼解碼器[1]。SHIH Xin Yu等人對LDPC碼的校驗基矩陣進行行列置換，使得變量節點和校驗節點的處理在時間上可以部分重疊，基於BP算法實現了支持該標準中碼率為1/2 的19種碼長的LDPC碼的解碼器[2]。
重組網絡是部分並行LDPC碼解碼器中的一個重要組成單元。對數移位寄存器結構和雙向網絡僅適用於單個碼長。為了實現對多種碼長的支持[3]，採用了Benes網絡，基於該網絡的部分並行解碼器可支持擴展因子小於該網絡輸入輸出埠數的各種碼長LDPC碼的解碼。由於該網絡中各個開關控制信號的產生是基於一種遞推的算法，因此其複雜度較高。
本文將TDMP算法運用於WIMAX標準中所有6種碼率的LDPC碼的解碼，通過分析得出了各個碼率LDPC碼的變量節點後驗LLR在前後兩次更新之間的最小時間間隔，採用插入額外時鐘周期的方法使得更新後的節點信息得到了及時利用。設計了一種基於填充算法的桶形移位寄存器結構的重組網絡單元，實現了對該標準中576、768、1152和2304 4種碼長的支持。採用了基於增量的循環移位模式，降低了硬體實現複雜度和單次迭代處理的周期數，提高了吞吐率。
1 LDPC碼的解碼算法
LDPC碼的標準解碼算法為BP算法。TDMP及時利用了更新後的節點信息，加快了解碼收斂速率。中高信噪比條件下，該算法成功解碼所需的平均迭代次數僅是BP算法的一半。TDMP-NMS算法採用歸一化最小和算法更新TDMP算法中的校驗節點信息，簡化了運算複雜度。該算法的解碼處理步驟如下[3]：
(2)開始繼續下一次迭代處理。
相關焦點
-
多碼率QC-LDPC解碼器設計與實現
提出了一種通用的多碼率QC-LDPC 解碼器設計方法，並在FPGA 上完成了實現和測試。測試結果表明，該多碼率解碼器在資源佔用不超過2 種碼率解碼器資源之和的前提下能夠有效支持至少3 種碼率；且工作時鐘在110 MHZ 時，固定迭代次數為16 次，該解碼器的吞吐率能保持在110 Mb/s 以上。 -
基於CMMB系統的LDPC解碼器的設計與實現
摘要：根據CMMB中LDPC碼校驗矩陣的結構特點，提出了一種部分並行解碼結構的實現方法，並在XILINX的VirtexIV的XC4VLX80型FPGA上實現了這種結構。 -
非規則LDPC碼解碼改進算法及其DSP實現
用定點DSP晶片實現的非規則LDPC碼解碼器的實測結果表明，該算法能以較低的實現複雜度獲得低的誤碼平臺和解碼門限。低密度奇偶校驗(low-density paruty-check，LDPC)碼是一種非常有效的信道編碼方案，已經成為新一代數字衛星廣播(DVB-S2)等標準的信道編碼方案，具有重要的應用價值。LDPC碼解碼器設計的實現成為近年來研究的熱點。 -
基於FPGA的極化碼的SCL解碼算法研究
在此基礎上改進的序列連續刪除（Successive Cancellation List，SCL）算法能在計算複雜度與空間複雜度之間實現更好的平衡［5］，相比於在軟體上實現該算法，在FPGA上進行SCL解碼可以使解碼速度進一步加快［6］。目前極化碼各方面都已經取得了碩果，但是在FPGA上的解碼實現仍然存在著解碼效率和吞吐率不夠高等問題［6］。 -
BCD七段數碼管顯示解碼器電路
BCD七段數碼管顯示解碼器電路發光二極體(LED)由特殊的半導體材料砷化鎵、 磷砷化鎵等製成，可以單獨使用，也可以組裝成分段式或點陣式LED顯示器件(半導體顯示器)。例如，當輸入8421碼DCBA=0100時，應顯示 ， 即要求同時點亮b、c、f、g段， 熄滅a、d、e段，故解碼器的輸出應為Fa~Fg=0110011 -
基於FPGA的LDPC編碼設計
直到Turbo碼提出後，人們在研究Turbo碼的迭代解碼時，發現二者具有相同的特性，即約束隨機碼集合和迭代解碼算法，這導致了隨後LD-PC碼的復出。1996年，Mackay和Neal隨機構造出的LDPC碼，當碼長很長時其性能超過Turbo碼，並在實現上更有優勢，從而激起編碼界對LDPC碼的研究熱情，成為當今信道編碼領域最令人矚目的研究熱點之一。LDPC碼出色的糾錯性能以及可以並行解碼的特點特別是其簡單實用性使其成為下一代通信糾錯編碼的首選。 -
用FPGA實現FFT算法
FFT算法除了必需的數據存儲器ram和旋轉因子rom外，仍需較複雜的運算和控制電路單元，即使現在,實現長點數的FFT仍然是很困難。本文提出的FFT實現算法是基於FPGA之上的，算法完成對一個序列的FFT計算，完全由脈衝觸發，外部只輸入一脈衝頭和輸入數據，便可以得到該脈衝頭作為起始標誌的N點FFT輸出結果。 -
基於DSP和FPGA的機器人聲控系統設計與實現
2 系統硬體總體設計 系統的硬體功能是實現語音指令的採集和步進電機的驅動控制，為系統軟體提供開發和調試平臺。如圖1所示。 3．3 語音識別程序模塊的設計 為了實現機器人對非特定人語音指令的識別，系統採用非特定人的孤立詞識別系統。非特定人的語音識別是指語音模型由不同年齡、不同性別、不同口音的人進行訓練，在識別時不需要訓練就可以識別說話人的語音[2]。系統分為預加重和加窗，短點檢測，特徵提取，與語音庫的模式匹配和訓練幾個部分。 -
如何在FPGA中實現狀態機
如果您要在物理組件中實現這些狀態圖(工程師在FPGA問世之前就是這麼做的)，首先就得生成當前狀態和後續狀態表，然後生成實現狀態機所需的邏輯。不過由於我們將使用FPGA來實現設計，因此我們可以直接從狀態轉換圖開始工作。 -
LDPC(低密度奇偶校驗碼)
（Low Density Parity Check Code，LDPC），它是由Robert G.Gallager博士於1963年提出的一類具有稀疏校驗矩陣的線性分組碼，不僅有逼近Shannon限的良好性能，而且解碼複雜度較低、結構靈活，是近年信道編碼領域的研究熱點，目前已廣泛應用於深空通信、光纖通信、衛星數字視頻和音頻廣播等領域。 -
OFDM系統中DAGC的應用研究及FPGA實現
在硬體實現中，通常影響定點化FFT算法精度的有量化誤差、捨入誤差和溢出誤差。一旦決定了量化方式和數據位寬後，量化誤差和捨入誤差都是可估計的，而溢出誤差則隨著輸入信號功率的增大而急劇增加，造成SNR嚴重惡化。 中射頻接收時，通常使用AAGc和DAGC來改善ADC正常工作的動態範圍。 -
詳談Turbo碼特點及應用分析
Turbo 碼。它巧妙地將兩個簡單分量碼通過偽隨機交織器並行級聯來構造具有偽隨機特性的長碼，並通過在兩個軟入/軟出(SISO)解碼器之間進行多次迭代實現了偽隨機解碼。他的性能遠遠超過了其他的編碼方式，得到了廣泛的關注和發展，並對當今的編碼理論和研究方法產生了深遠的影響，信道編碼學也隨之進入了一個新的階段。 -
基於FPGA IP核的FFT實現
目前現有的文獻大多致力於研究利用FFT算法做有關信號處理、參數估計、F+FT蝶形運算單元與地址單元設計、不同算法的FFT實現以及FFT模型優化等方面。而FPGA廠商Altera公司和Xilinx公司都研製了FFT IP核，性能非常優越。在FFT的硬體實現中，需要考慮的不僅僅是算法運算量，更重要的是算法的複雜性、規整性和模塊化，而有關利用FFT IP核實現FFT算法卻涉及不多。 -
Polar碼當選5G短碼方案 5G核心技術標準中國參與制定!
> 據了解，由於短碼的討論分為控制信道和數據信道，各公司從性能、實現複雜度，以及可行性等角度對幾個候選編碼進行了全面的分析。而TD-LTE技術的發展，中國通信技術第一次成為了世界的主流技術之一，但其中的核心長碼編碼Turbo碼和短碼咬尾卷積碼，卻不是中國原創的技術。 現在，中國主導的Polar碼最終打破了這個天花板，這既是中國在基礎通信領域多年精心研究的回報，也是中國在通信技術領域綜合實力不斷提升的寫照。 -
FPGA開發外設子板模塊電路設計詳解
FPGA以並行運算為主，以硬體描述語言來實現;相比於PC或單片機(無論是馮諾依曼結構還是哈佛結構)的順序操作有很大區別，也造成了FPGA開發入門較難。目前國內有專業的FPGA外協開發廠家，開發展基本電路如下：蜂鳴器電路如圖3.47所示。FM信號由FPGA的I/O口控制。當FM為高電平時，Q1的BE導通，則CE導通，蜂鳴器的5V和GND形成迴路，發出聲音。 -
WiMAX Forum(R) 在馬來西亞開設認證實驗室
垂詢 WiMAX Forum 和 WiMAX Forum Certified 產品註冊的詳情，請登錄 WiMAX Forum 網站： www.wimaxforum.org.垂詢詳情，請登錄 www.wimaxforum.org 。 -
基於FPGA的實時中值濾波器硬體實現
在許多實際應用場合，如高清視頻監控、X光圖像的降噪等，需要快速且實時地進行中值濾波，軟體實現達不到實時處理的要求，因此選用硬體實現。 在硬體實現上，文獻[1]、[2]等採用行延遲的方法形成鄰域數據，以實現3×3的中值濾波。文獻[7]為了提高紅外成像跟蹤器設計了大窗口的中值濾波器。 -
聲納圖像動態範圍擴展與FPGA實現
基於課題組研製的多波束成像聲納原理樣機的研製，分析了數據動態範圍壓縮導致圖像細節丟失的原因及其對成像質量的影響，採用JPL快速平方根近似算法改善了開方運算FPGA實現過程的資源佔用和系統延時。最後，對改進設計方案進行了實驗驗證，通過多波束成像聲納系統的消聲水池實驗證明了本文動態範圍擴展方法的有效性和可行性，系統成像質量改善明顯，達到優化設計的預期目標。 -
LDPC 碼解碼算法及性能分析應用設計
目前，LDPC碼是最有希望在廣泛的信道範圍取得香農容量的誤差糾正技術[3],在保證LDPC 碼糾錯性能的前提下，降低編解碼器實現的複雜度是研究的重點，引發了信道編碼界的研究熱潮。1 LDPC 碼編碼LDPC碼是一種性能非常接近香農極限的「好」碼，它是惟一用校驗矩陣來表示的線性分組碼。LDPC碼的編碼主要分兩步進行，首先構造奇偶校驗矩陣，然後是基於奇偶校驗矩陣的編碼算法。 -
用FPGA實現FFT算法(圖)
fft算法除了必需的數據存儲器ram和旋轉因子rom外，仍需較複雜的運算和控制電路單元，即使現在,實現長點數的fft仍然是很困難。本文提出的fft實現算法是基於fpga之上的，算法完成對一個序列的fft計算，完全由脈衝觸發，外部只輸入一脈衝頭和輸入數據，便可以得到該脈衝頭作為起始標誌的n點fft輸出結果。