現在看到手機發布會，很多廠商在介紹處理器的時候總會蹦出「FinFet工藝製造」之類的名詞，那到底什麼是FinFET工藝，到底有什麼優勢讓國際大廠趨之若鷲？
FinFET工藝的概念
FinFET稱為鰭式場效應電晶體（FinField-EffectTransistor），是由美籍華人科學家胡正明教授提出的，其中的Fin在構造上與魚鰭非常相似，所以稱為「鰭式」，而FET的全名是「場效電晶體」。
FinFET是一種新的互補式金屬氧半導體（CMOS）電晶體，源自於傳統標準的電晶體—「場效電晶體」的一項創新設計。
傳統電晶體結構是平面的，所以只能在閘門的一側控制電路的接通與斷開。但是在FinFET架構中，閘門被設計成類似魚鰭的叉狀3D架構，可於電路的兩側控制電路的接通與斷開。這種叉狀3D架構不僅能改善電路控制和減少漏電流，同時讓電晶體的閘長大幅度縮減。
最早使用FinFET工藝的是英特爾，他們在22納米的第三代酷睿處理器上使用FinFET工藝，隨後各大半導體廠商也開始轉進到FinFET工藝之中，其中包括了臺積電16nm、10nm、三星14nm、10nm以及格羅方德的14nm。
不過FinFET工藝的極限是7nm製程，第一代的7nm工藝還將會繼續使用FinFET工藝，但是接下來就需要依賴極紫外光刻機了。
FinFET工藝的製造前面提到的FinFET可以理解為立體的電晶體，傳統平面的電晶體所採用的是FD-SOI工藝。雖然這幾年的FinFET工藝佔據了大多數人的視線，但是FD-SOI工藝依然非常重要。
如果要是FinFET工藝核FD-SOI達到相同性能，FD-SOI工藝在製造過程中相對簡單，但是SOI基片價格稍貴，而FinFET工藝雖然製造過程更為複雜，但是由於基片價格便宜，讓兩者的實際製造成本相差不大。
前面提到FinFET的製造工藝是非常複雜的，Intel的Mark Bohl在2016年的一個訪談中聊到了FinFET技術，並提到Intel將會繼續使用SADP （Self-Aligned Double Patterning）工藝。
其中的Double Patterning是目前主流的FinFET製造工藝。它的原理就是先pattern一批80nm精度的圖樣，然後再交錯Pattern一批80nm精度的圖樣;在兩次光刻之後，就可以將精度提升到40nm。
特爾的做法就是先用普通精度的光刻可出一堆「架子」，然後在架子上沉澱一層很薄的矽，再選擇性的使用把多餘的材料弄走，剩下立著的就是超薄的Fin了。準確點來說，這個Fin不是刻出來的，而是長出來的。
FinFET工藝實質上就是再原油的基礎上增加了一個柵極，這樣可以讓尺寸很小的電晶體減少漏電。因為大部分的漏電是來自於溝道下方的流通區域，也就是短溝道效應。
那要如何解決掉短溝道效應呢？
就有人開始想：既然電子是在溝道中運動，物理模型需要這片區域來平衡電荷，所以就有了溝道下方的耗盡層。但在短溝道器件裡面，把耗盡層和溝道放在一起，等著漏電流白白地流過去。
積電ARM聯手：打造全球首款7nm晶片
臺積電去年宣布，計劃聯合ARM、Xilinx、Cadence，共同打造全球首個基於7nm工藝的晶片。
更確切地說，這四家半導體大廠將採用臺積電7nm？FinFET工藝，製造一款CCIX（緩存一致性互聯加速器）測試晶片，2018年第一季度完成流片。
該晶片一方面用來試驗臺積電的新工藝，另一方面則可以驗證多核心ARM？CPU通過一致性互連通道與片外FPGA加速器協作的能力。
這款測試晶片基於ARMv8.2計算核心，擁有DynamIQ、CMN-600互連總線，可支持異構多核心CPU。
Cadence則提供CCIX、DDR4內存控制器、PCI-E？3.0/4.0總線、外圍總線等IP，並負責驗證和部署流程。
7nm將是臺積電的一個重要節點（10nm僅針對手機），可滿足從高性能到低功耗的各種應用領域，第一個版本CLN？7FF保證可將功耗降低60％、核心面積縮小70％，2019年則退出更高級的CLN？7FF+版本，融入EUV極紫外光刻，進一步提升電晶體集成度、能效和良品率。
7nm工藝時代是三星臺積電天下，國內廠商到底有啥阻礙隨著三星10納米製程借高通驍龍835處理器的亮相，以及由臺積電10納米製程所生產的聯發科HelioX30處理器，在魅族Pro7系列手機首發，之後還有海思的麒麟970及蘋果A11處理器的加持下，手機處理器的10納米製程時代可說是正式展開。而對於下一代的7納米製程，當前來看，應該仍是三星與臺積電兩大龍頭的天下。由於在7納米製程中，極其依賴的極紫外光（EUV）設備，中國廠商在短期間內仍無法購買到。這對於正積極建構自身半導體生產能量的中國來說，將可能在7納米這個製程節點上被拉遠距離。
事實上，對於7納米製程，三星和臺積電兩大晶圓代工龍頭都早已入手布局，以便爭奪IC設計業者們的訂單。其中，日前傳出三星原定在2018年破土動工的韓國華城18號生產線，動工時間已經被提前到了2017年的11月，以便在2019年能夠進入7納米製程的量產階段。其中，18號生產線將會架設10多臺極紫外光（EUV）設備，以強化生產效能。
至於，臺積電在7納米製程的布局，根據臺積電高層之前在法說會上的說法，表示目前已經有12個產品設計定案，這使得第一代7納米製程將會在2017年底或2018年達成量產。至於，第二代的7納米製程則會在2019年達成量產的目標，製程中也將導入EUV的技術。因此，在不論是三星，或者臺積電都將在7納米製程上都將引入EUV技術的情況下，而這種被視為延續摩爾定律的設備，正是被寄望能推動未來製程進步的重要關鍵。
因此，就7納米製程這個節點的狀況來看，在一定程度上也是被EUV設備所控制，而EUV設備卻是被荷蘭半導體設備廠商艾司摩爾（ASML）所控制的。ASML是一家從事半導體設備設計、製造及銷售的企業，自1984年從飛利浦獨立出來之後，在2016年先後宣布收購漢微科及蔡司半導體24.9%股份。而這家壟斷了高端光刻機市場的廠商，其股東中就包含英特爾（intel）、臺積電和三星。根據ASML公布的2017第2季財報，公司單季的營收淨額為21億歐元，毛利率為45%。
由於，EUV的研發難度非常大。因此，也造成單價的居高不下，每一臺的價格約在高昂1億歐元上下。而且，這種價值連城的設備還不是有錢就能買到的。例如受限於《瓦聖納協定（TheWassenaarArrangementonExportControlsforConventionalArmsandDual-UseGoodandTechnologies）》，中國的廠商就買不到這種最高階的光刻機設備。此外，由於ASML的EUV年產量也只有12臺，包括三星及臺積電幾乎已經搶光了2017到2018年所有產能的情況下，即便有報導稱ASML正在提升生產效率，希望在2018年將產能增加到24臺，2019年達到40臺，但仍不足以應付市場的需求。使得中國廠商即使有機會購買EUV設備，短期恐怕也都要落空。
當前，對於大力投入集成電路發展的中國來說，雖然買不到ASML的EUV設備，但是也尋找其他方式希望能有所突破。例如2017年3月，上海微電子裝備（集團）就與ASML籤署了合作備忘錄。6月時，上海集成電路研究開發中心又宣布與ASML合作，將共同建立一個培訓中心。另外，由中國本地的長春光機所帶領的極紫外光刻關鍵技術研究專案，也在2017年6月啟動。而這些計劃，都是中國希望能在EUV設備銷售限制上能有所突破準備。但是，實際上在未來是不是真的能有所進展，達成最後的目標，就還有待日後的持續觀察。
7nm工藝製造，臺積電將獨家代工蘋果A12處理器近日，根據外媒MacRumors報導，蘋果公司已經選擇臺積電作為A12處理器的獨家代工商，預計2018年下半年推出的三款新iPhone將採用該處理器。報導援引蘋果公司供應鏈中匿名消息人士的話，A12晶片將採用臺積電7nm工藝製造，在封裝體積更小的同時性能更加強大。
消息透露，臺積電7nmFinFET製程工藝相比三星更加具有競爭力。韓國先驅報去年7月報導，三星已經籤訂了一項協議，為蘋果供應部分A12晶片，但兩天後，Digitimes報導，臺積電仍然可能獨享所有的A12晶片訂單。
目前臺積電已經是iPhone8、iPhone8Plus和iPhoneX所搭載的的A11仿生晶片的獨家代工商。如果報導屬實的話，那麼三星將再次錯失蘋果的巨額訂單。唯一值得安慰的是高通的高端晶片仍然由三星獨家代工，但隨著三星高端晶片的成熟，高通很可能會尋找新的代工商。
打開APP閱讀更多精彩內容聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容圖片侵權或者其他問題，請聯繫本站作侵刪。 侵權投訴