英特爾推出「積木」堆疊封裝,實現SoC級性能,成就無限創意

封裝技術伴隨集成電路發明應運而生，開始僅僅是起到支撐作用主要解決電源分配、信號分配、散熱和保護的功能。在PC時代，半導體集成電路的技術創新很大程度上是依賴於電晶體密度的提高和CPU架構的創新。但是在後摩爾時代，特別是走向數據驅動的時代，業界必須要建立起全新路徑。

 

封裝正在成為產品創新的催化劑。隨著晶片與電子產品中高性能、小尺寸、高可靠性以及超低功耗的要求越來越高，促使先進封裝技術不斷突破發展，同時在人工智慧、自動駕駛、5G網絡、物聯網等新興產業的加持下，使得三維（3D）集成先進封裝的需求越來越強烈。集成電路技術按照摩爾定律飛速發展，封裝技術突飛猛進。特別是進入2010年後，WLP（晶圓級封裝，Wafer Level Package）、TSV（矽通孔技術，Through Silicon Via）、2.5D Interposer、3D IC、Fan-Out 等技術的產業化，極大提升了先進封裝技術水平。從線寬互連能力上看，過去50年，封裝技術從1000µm提高到1µm，甚至亞微米，提高了1000倍。

 

先進的封裝技術能夠集成多種製程工藝的計算引擎，實現類似於單晶片的性能，但其平臺範圍遠遠超過單晶片集成的晶片尺寸限制。這些技術將大大提高產品級性能和功效，縮小面積，同時對系統架構進行全面改造。

 

日前，英特爾分享了其在封裝技術上的獨有優勢、未來路線圖和整體願景。

 

信息來源：英特爾

 

首先，英特爾提出了六大技術支柱，包括先進的製造工藝和封裝、可加速人工智慧和圖形等專門任務的新架構、超高速內存、超微互連、以及為開發者統一和簡化基於英特爾計算路線圖進行編程的通用軟體、嵌入式安全功能。

 

英特爾認為，先進的製造工藝和封裝是最基礎的一個要素，是其他五大支柱的重要核心，在製造工藝和封裝層面，創新主要集中在電晶體和封裝兩大領域，電晶體領域主要的創新方向是未來的尺寸會越來越小，並且功耗越來越下降。

 

架構層面，英特爾過去一直用的就是X86架構，但是進入到新時代，須要掌握更多不同架構的組合，以滿足更加專屬的特定領域的需求，包括像FPGA、圖象處理以及針對人工智慧加速器等等。

 

內存層面，希望可以開發更加領先的技術和產品，可以繼續消除傳統內存和存儲層級結構中的固有瓶頸，同時也可以實現加速互連。

 

互連層面，從片上和封裝到數據中心和無線網絡，研究不同層級的互連技術，希望可以更好滿足在數據層面或者是封裝內的數據流通。

 

軟體層面，以全堆棧、跨架構平臺，釋放硬體極致性能，助開發者打造全新體驗，

 

安全層面，任何創新技術都要考慮安全，安全可以為其他一切的發展提供可靠的基礎。

 

 

信息來源：英特爾官網

 

作為一個IDM公司，英特爾在設計、製造、封裝測試領域都具有其獨特的工藝技術，下面主要介紹一下相關封裝技術。

 

2D封裝技術EMIB

 

2019年半導體工藝已經邁入5nm節點，製造工藝越先進，對晶片的性能、功耗都有改善，但是先進工藝的研發、投資成本越來越高，而且不是所有晶片都採用先進工藝，那麼問題來了？不同工藝的晶片如何融合到一起呢？

 

英特爾在2014年就首度發表高密度2D晶片封裝技術EMIB（Embedded Multi-Die Interconnect Bridge，嵌入式多核心互聯橋接），表示該技術是2.5D封裝的低成本替代方案；在2018年的HotChip大會上，發布了採用高密度2D晶片封裝技術EMIB封裝的晶片；EMIB能夠把採用不同節點工藝（10nm、14nm及22nm）和不同材質（矽、砷化鎵）、不同功能（CPU、GPU、FPGA、RF）的晶片封裝在一起做成單一處理器。 

 

信息來源：英特爾官網

 

英特爾表示，EMIB技術首先與典型的2.5D封裝採用矽中介層不同，EMIB是在兩個互連晶片的邊緣嵌入的一小塊矽，直到「橋梁」的作用；其次EMIB對晶片尺寸大小沒有限制，從而在理論上保證了異質晶片的互連。

 

3D封裝技術Foveros

 

2018年12月，英特爾首次展示了邏輯計算晶片高密度3D堆疊封裝技術Foveros，採用3D晶片堆疊的系統級封裝（SiP），來實現邏輯對邏輯（logic-on-logic）的晶片異質整合，通過在水平布置的晶片之上垂直安置更多面積更小、功能更簡單的小晶片來讓方案整體具備更完整的功能。

 

英特爾表示，Foveros 為整合高性能、高密度和低功耗矽工藝技術的器件和系統鋪平了道路。Foveros 有望首次將芯片的堆疊從傳統的無源中間互連層和堆疊存儲晶片擴展到CPU、GPU和人工智慧處理器等高性能邏輯晶片。

 

為結合高效能、高密度、低功耗晶片製程技術的裝置和系統奠定了基礎。Foveros預期可首度將3D晶片堆棧從傳統的被動矽中介層（passive interposer）和堆棧內存，擴展到CPU、GPU、AI等高效能邏輯運算晶片。

 

Foveros提供了極大的靈活性，因為設計人員可在新的產品形態中「混搭」不同的技術專利模塊與各種存儲晶片和I/O配置。並使得產品能夠分解成更小的「晶片組合」，其中I/O、SRAM和電源傳輸電路可以集成在基礎晶片中，而高性能邏輯「晶片組合」則堆疊在頂部。

 

英特爾Foveros技術以3D堆棧的SiP封裝來進行異質晶片整合，也說明了SiP將成為後摩爾定律時代重要的解決方案，晶片不再強調製程微縮，而是將不同製程晶片整合為一顆SiP模塊。 

 

信息來源：英特爾官網

 

例如可以在CPU之上堆疊各類小型的IO控制晶片，從而製造出兼備計算與IO功能的產品；也可以將晶片組與各種Type-C、藍牙、WiFi等控制晶片堆疊在一起，製造出超高整合度的控制晶片。

 

據悉，英特爾將從2019年下半年開始推出一系列採用Foveros技術的產品。首款Foveros產品將整合高性能10nm計算堆疊「晶片組合」和低功耗22FFL基礎晶片。它將在小巧的產品形態中實現世界一流的性能與功耗效率。

 

2D/3D技術融合Co-EMIB

 

EMIB封裝和Foveros 3D封裝技術利用高密度的互連技術，讓晶片在水平和垂直方向上獲得延展，實現高帶寬、低功耗，並實現相當有競爭力的 I/O 密度。 

 

信息來源：英特爾官網

 

2019年公司發布了Co-EMIB技術，這是在2D EMIB技術的升級版，能夠將兩個或多個 Foveros元件互連，實現更高的計算性能和數據交換能力，還能夠以非常高的帶寬和非常低的功耗連接模擬器、內存和其他模塊，基本達到單晶片性能。

 

半導體產業界都在不斷的去推動先進多晶片封裝架構的發展，更好的滿足高帶寬、低功耗的需求。前面介紹的EMIB、Foveros、Co-EMIB等先進封裝技術僅僅只是物理層面的，除此之外，IO接口技術和互連技術也是實現多晶片異構封裝的關鍵因素。

 

英特爾表示，公司互連技術的研發主要體現正在三個方向：用於堆疊裸片的高密度垂直互連、實現大面積拼接的全橫向互連、帶來高性能的全方位互連。希望可以實現更高帶寬和低延遲。

 

高密度垂直互連

 

隨著晶片尺寸越來越小，每平方毫米的導線接頭將會越來越密，為了獲得足夠的帶寬，電晶體的間距就會變得越來越短。傳統焊料技術已接近極限，為此英特爾推出了「混合鍵合」技術，可以讓晶片之間的間距縮小到10微米，橋凸和互連密度上也會做的更好。

 

全橫向互連

 

業界希望在整個封裝層面都可以實現小晶片互連。作為橫向互連技術，其中需要考慮的就是直線間距。隨著直線間距越來越短，在同樣面積下可以安放更多晶片，同時信號之間的傳導距離也會越來越短。為此英特爾推出「零未對準通孔（ZMV）」，光刻定義的通孔使得導線和通孔的寬度一致，較使用有機中介層可以實現更大面積互連。使用有機中介層是更好的方案，因為它比矽的成本更低。但是，用有機中介層有一個缺點，就是必須要進行雷射鑽孔，通過光刻定義的通孔使得導線和通孔的寬度一致，這樣就不需要焊盤進行連接，這樣就可以在不犧牲傳導速度的情況下而做到。

 

全方位互連

 

全新全方位互連（ODI）技術為多晶片封裝中的小晶片之間的全方位互連通信提供了更大的靈活性。ODI通過垂直大通孔（large vias）從封裝基板向上方晶片直接供電，上方晶片可以與其他小晶片（chiplet）進行類似於EMIB中的水平通信，上方晶片還可以通過矽通孔（TSV）實現和下方裸片進行類似Foveros中的垂直通信。同時，ODI減少了下方裸片中所需的矽通孔數量，實現了更小的TSV裸片面積，做到封裝成品上下面積尺寸一致。

 

當然，為應對新型封裝技術，英特爾不僅在互連方面推出了ODI，也同步推出了新型多模接口技術MDIO。

 

 

信息來源：英特爾

 

近來來，英特爾新型接口技術方面進行快速疊代研發，2014年推出了AIB，2017年成功應用於DR\ARPA芯中中。每平方毫米Shoreline帶寬密度可以達到63Gbps，針腳速度會達到2.0Gbps，物理層的能耗效率是0.85pJ/b。

 

MDIO是基於其高級接口總線（AIB）物理層互連技術，可以支持對小晶片IP模塊庫的模塊化系統設計，能夠提供更高能效，實現AIB技術兩倍以上的響應速度和帶寬密度。每平方毫米Shoreline帶寬密度可以達到198Gbps，針腳速度會達到5.4Gbps，物理層的能耗效率是0.5pJ/b。

 

作為先進封裝技術的領導者，英特爾能夠同時提供2D和3D封裝技術，將為晶片產品架構開啟一個全新維度。不同的技術針對不同的應用需求，但卻並不互斥，英特爾甚至可以有針對性地將它們組合使用，將極大的幫助晶片設計師發揮無限創意。