隨著半導體產業的快速發展，摩爾定律早已經不能適應半導體器件先進性的發展，如何能夠保持半導體器件在更小尺寸、更高性能及更低成本能等多方面技術的領先優勢，通常是將更晶片的先進封裝技術整合到半導體器件的製造流程中，這也是半導體行業當前比較行之有效的方法之一。根據國際半導體技術發展線路圖的預測，未來半導體技術發展將集中在繼續遵循摩爾定律縮小電晶體特徵尺寸，提升性能、擴展功能、降低功耗；向多類型方向發展，異質集成(在一個封裝體內，同時集成各種功能器件或集成多種材料)拓展摩爾定律；有效降低成本。先進封裝技術作為持續推進半導體器件性能提升和功耗降低的關鍵因素，通常需要把製程及工藝技術不同的半導體器件集成到一個器件上。相比於傳統封裝技術，能夠實現器件的功能更強、功耗更低、尺寸更小。儘管這些先進的封裝技術目前來說大多數還尚未成熟，尤其是在其質量和可靠性方面還有待更深入的研究外，先進封裝技術仍然有著巨大的優勢和廣闊的前景。封裝技術作為半導體器件製造的後端工藝，通過封裝材料（塑料、金屬、陶瓷）將晶片包裹在封裝材料中，以提供機械保護及防止外部環境腐蝕。圖1為近50年半導體器件封裝技術的發展歷程。從圖1可知，從早期1970年代典型的DIP、QFP封裝發展到2000年代的系統級封裝（SiP）以及2010年代的封裝堆疊（PoP）封裝，目前最新的是2.5D及3D封裝技術。
2.5D封裝通常是採用具有TSV、微凸點、嵌入式等工藝，實現多晶片高密度互連的一種封裝技術。目前實現2.5D封裝技術真正產業化的應用並不多，主要還是集中在存儲器產業方面，如Xilinx與TSMC合作利用堆疊矽片互聯(SSI)技術在2011年發布的FPGA產品Virtex—72000，就是典型的2.5D封裝技術（圖2），該技術將四個不同的FPGA晶片在無源矽中介層上並列互聯堆疊，構建了相當於容量達2000萬門ASIC的可編程邏輯器件。
圖2 Xilinx與TSMC推出的2.5D封裝FPGA產品從圖2可以發現，該封裝結構主要包括：晶片（Die）、基板、BAG、微凸點（microbump）、矽通孔（through-siliconvias，TSV）、無源矽介質（Passive Si interposer）和可控塌焊連接（Controlledcollapse Component Connection Bump，C4 Bump）等。無源矽介質位於晶片和基板之間，並且在無源矽介質上分布了水平及垂直金屬化布線。其中無源矽介質上的每個微凸點通過水平金屬化布線進行互聯，然後微凸點與TSVs及C4凸點則是通過垂直互聯，最後每個晶片通過微凸點並列組裝在無源矽介質上實現信號傳輸。由於各微凸點的直徑約為10μm、間距約為40μm，因此可以很好得把晶片之間的距離控制在0.5mm以內，從而實現多個晶片的高密度裝聯。這類2.5D封裝區別於以往二維封裝的特點在於微凸點（microbump）和矽通孔（TSV）等先進技術的共同使用，各晶片通過微凸點（Passive Si interposer）實現與無源矽介質完成互連，其中在無源矽介質中再利用矽通孔技術（TSV）及C4 Bump最終實現晶片與基板的互連並最終完成封裝。2.5D封裝技術與傳統的二維封裝技術相比，具有以下主要優勢：（1）降低了晶片功耗；（2）通過無源矽介質，實現了不同晶圓級封裝器件的垂直互連，有效降低了互連引線之間的寄生電容和寄生電感，極大地降低信號傳輸的延遲和損耗；（3）在無源矽介質中的互連線可以通過不同的工藝製作出更小的線寬，達到傳統布線密度的10~100倍，從而實現高密度集成；（4）由於TSV技術能夠帶來I/O引腳之外的帶寬需求，因此增加了器件的內存帶寬。（5）可以實現各種類型晶片的異構集成；（6）縮小了封裝體積，提高了產品的高密度組裝。
TSV是2.5D封裝的核心技術，被認為是目前延續半導體器件摩爾定律最有效的封裝方法，目前世界上約有50%以上的半導體廠商都參與3D TSV互連相關方面的研究。TSV是利用垂直矽通孔完成晶片間互連的方法,與傳統應用於多層互連的通孔有所不同，其通孔尺寸非常小，直徑通常僅為2μm～50μm，深度僅為5μm～150μm，傳統工藝則難以滿足這樣的高深寬比要求。TSV工藝能夠實現，主要包括通孔刻蝕、通孔薄膜澱積(SiO2鈍化層、阻擋層、種子層沉積)、通孔填充、化學機械拋光(CMP)等關鍵技術，其工藝流程依次為：首先使用光刻膠對待刻蝕區域進行標記，然後使用深反應離子刻蝕（DRIE）法在矽片的一面刻蝕出盲孔；依次使用化學沉積形成二氧化矽（SiO2）絕緣層、使用物理氣相沉積形成阻擋層、種子層，避免TSVs與襯底之間形成通路；運用化學電鍍在盲孔中填充金屬導體，其導體種類通常為多晶矽、鎢、銅等；最後通過化學機械拋光工藝（CMP）和背面磨削法對矽片（盲孔中電鍍金屬柱）進行減薄露出矽通孔的另一端完成製作。
另外，根據通孔製作的時間不同, 矽通孔技術（TSV）可以分為以下四類:（1）在互補金屬氧化物半導體（Complementary Metal Oxide Semiconductor，CMOS）工藝完成之前，先進行盲孔製作並填充導電材料, 然後對矽片背面減薄露出盲孔開口形成互聯，為先通孔工藝；（2）在CMOS工藝和後端工藝（Back end of line，BEOL）之間製作通孔，為中通孔工藝；（3）在BEOL工藝完成之後再製作通孔，當通孔製成後即與電路相連，為後通孔工藝；（4）在矽片減薄、鍵合後再進行製作矽孔，為鍵合後通孔工藝。
先通孔工藝的導電金屬多採用多晶矽，通孔直徑為2μm～5μm、深度為5μm～20μm，深寬比為3:1～10:1；而後通孔工藝的導電金屬多採用銅或鎢，通孔直徑為30μm～50μm、深度為40μm～150μm，深寬比為2:1～10:1；應根據產品的實際需求來進行選擇先通孔工藝還是後通孔工藝。同時，根據ITRS預測，TSV封裝技術，將在矽孔直徑、矽晶圓厚度、孔間間距、垂直方向堆疊層數等方面，繼續向更高密度的方向發展。預測顯示，TSV的矽通孔直徑將由4μm縮小到1.6μm，引腳間距將由10μm縮小到3.3μm，垂直方向上的堆疊層數將由5層增加到12層，矽片厚度的減薄將逐漸由40μm進一步縮小到8μm。
TSV無源矽介質（轉接板）是在矽襯底的基礎上通過等離子刻蝕等技術製作多個TSV通孔的矽基板，典型的轉接板結構如圖5所示。從圖5可以發現，轉接板的正面和背面均製作了重布線層（Redistribution Layer,RDL），為TSVs和矽襯底上集成的晶片提供互聯，提升了TSV的互連自由度。同時，微凸點和C4 凸點（C4 Bumps）也分別位於轉接板的正面和背面，最終實現晶片與轉接板的互連及轉接板與封裝基板的電性能互連通道。
轉接板技術能夠實現，除了結合TSV矽通孔工藝外，還需要使用化學機械拋光（CMP）去除矽片表面上多餘的金屬導體，並在矽片上有盲孔的一面上製作重布線層（RDL），然後使用可溶膠把矽片上RDL的一面粘合在載體晶圓上；然後將轉接板背面盲孔的另一端暴露出來，最後在暴露出通孔後的轉接板背面開始製作RDL和微凸點。採用TSV轉接板，主要具有如下優勢：（1）轉接板與矽晶片同屬矽基同質，材料性能相容性較好，減少CTE不匹配；（2）通過重布線技術RDL，降低基板布線難度；（3）位於晶片及基板之間形成緩衝，減少因形變對晶片的損傷。另外，為了降低2.5D封裝器件的尺寸和製造難度，通常需要對轉接板減薄到100μm以下，同時還要實現與更多的功能晶片互連，轉接板的尺寸通常需要大於與之集成的多個晶片尺寸之和。由此可見，大尺寸、薄厚度是TSV轉接板特徵結構的發展趨勢，常見的轉接板邊長在20mm以上，而轉接板上的微凸點尺寸、節距也在隨著工藝進步而不斷縮小，並為其微組裝工藝帶來了巨大的挑戰。微凸點工藝來源於BGA封裝形式，BGA封裝最早由富士通公司在1980年提出，然後在日本IBM公司與CITIZEN公司合作的OMPAC晶片中誕生。電沉積方法可以精確複製光刻膠圖案，並且適用於各種尺寸的晶圓、各種鈍化材料及光刻圖案。絕大多數的半導體材料以及陶瓷和石英基底都可以用電沉積方法來製作凸點。所以，2.5D封裝的微凸點製作一般也是採用光刻掩膜技術進行，通過電沉積來獲得尺寸形貌精確的凸點。首先在晶圓表面濺射金屬化層（Under Bump Metallization，UBM）；然後對光刻膠進行曝光刻蝕形成光刻圖案；其次在圖案中電沉積金屬或焊料後，去除光刻膠、刻蝕凸點之間的UBM；最後進行回流焊，焊料與UBM界面處形成金屬間化合物，從而使焊料變成球狀完成製作。微凸點的高度、焊料成分和表面形貌均勻性均會受到沉積電流的影響，因此為了保證晶圓表面電場的分布均勻，電壓應施加在晶圓圓周的多個點上。另外，電沉積面積與晶圓面積的比率以及凸點分布的均勻性也會影響沉積電流的均勻性。2.5D封裝器件運用了TSV、微凸點、轉接板等先進封裝技術，在不增加器件平面尺寸的情況下，把多個功能和類型的晶片融合到單一器件中，實現了更快傳輸、低寄生效應、功能強大等性能參數。
[1]王秀雲. 2.5D和3D集成電路綁定前轉接板和綁定後TSVs測試策略[D].合肥工業大學,2019.
[2]周曉陽.先進封裝技術綜述[J].集成電路應用,2018,35(06):1-7.
[3]張寧.三維集成中的TSV技術[J].集成電路應用,2017,34(11):17-22.
[4]周剛,曹中復.用於2.5D封裝技術的微凸點和矽通孔工藝[J].微處理機,2017,38(02):15-18.
[5]崔凱,王從香,胡永芳.射頻微系統2.5D/3D封裝技術發展與應用[J].電子機械工程,2016,32(06):1-6.
[6]朱健.3D堆疊技術及TSV技術[J].固體電子學研究與進展,2012,32(01):73-77+94.
[7]鄧丹,吳豐順,周龍早,劉輝,安兵,吳懿平.3D封裝及其最新研究進展[J].微納電子技術,2010,47(07):443-450.