臺積電黃漢森:光談nm不能是創新 未來將有0.1nm出現

2020-12-04 天極網

儘管蘋果在發布會上宣傳 A13 處理器用的是(臺積電)第二代 7nm 工藝，但代工廠臺積電對製程工藝這件事卻頗有微詞。在今天開幕的科技創新論壇會議上，臺積電研發負責人黃漢森表示，摩爾定義依舊存在，但所謂的製程工藝只不過是營銷遊戲。

臺積電黃漢森：光談nm不能是創新 未來將有0.1nm出現

黃漢森比指出，碳納米管可以將半導體工藝推進到1.2nm尺度，最終可以達到0.1nm尺度，將會達到氫原子的尺寸級別。但如今廠商表述的(X)nm 工藝水平並不科學，因為這與電晶體柵極並不絕對相關，與科技進步的定義沒有關係。

只有當 0.1nm尺度被打破，才算是真正意義上的微縮創新，但很多創新都是不可預見的。另外，他還建議用一種全新的指標來衡量半導體工藝的突破。

相關焦點

  • 臺積電研發副總裁黃漢森:2050年電晶體將縮小到氫原子尺度,即0.1nm
    臺積電研發負責人Phillip Wong近日在矽谷舉行的Hot Chips會議上表示，摩爾定律沒死，依然有效且狀況良好，並表示隨著新技術的進步，到2050年電晶體做到0.1納米，約等於氫原子的大小。 「毋庸置疑，摩爾定律依然有效且狀況良好，它沒有死掉，沒有減速，也沒有生病。」
  • 臺積電研發副總裁黃漢森:2050年電晶體能做到0.1納米,氫原子尺度!
    年電晶體做到0.1納米，約等於氫原子的大小。臺積電研發負責人Philip Wong(黃漢森)在Hot chips大會上表示，他展示了臺積電對晶片技術的前瞻，稱到2050年，電晶體將縮小到氫原子尺度，即0.1nm。
  • 臺積電:摩爾定律可延續到0.1nm 現有製程工藝定義已成營銷遊戲
    臺積電：摩爾定律可延續到0.1nm 現有製程工藝定義已成營銷遊戲 摩爾定律是半導體產業的金科玉律，已經指導行業發展了50多年，它是Intel聯合創始人之一的戈登·摩爾提出的，Intel也是摩爾定律最堅定的捍衛者，
  • 臺積電:摩爾定律依然有效,電晶體將能做到 0.1 納米
    據臺灣地區《經濟日報》報導，臺積電研發負責人、技術研究副總經理黃漢森表示，毋庸置疑的，摩爾定律依然有效且狀況良好，它沒有死掉、沒有減緩、也沒有帶病，並透露電晶體將能做到0.1納米。
  • 臺積電存儲大將黃漢森閃電離職,轉任顧問兼首席科學家
    臺積電在 2018 年 8 月從史坦福借將擅長新型態存儲技術研發的教授黃漢森（Philip Wong）接替技術長孫元成一職，出任擔任技術研究組織主管，日前問芯Voice獨家掌握消息，黃漢森已經從臺積電離職，據業界傳言，他會重回史坦福重執教鞭。
  • 1nm工藝CPU還有多遠?臺積電即將挑戰極限:進軍1nm工藝
    我們現在使用的半導體大部分是矽基電路，問世已經60年了，多年來都是按照摩爾定律2年一次微縮的規律發展，但它終究是有極限的。臺積電在突破5nm、3nm及未來的2nm之後，下一步就要進軍1nm工藝了。根據臺積電的規劃，今年會量產5nm工藝，2022年則會量產3nm工藝，2nm工藝已經在研發中了，預計會在2024年問世。2nm之後呢？臺積電在日前的股東大會上也表態，正在研究2nm以下的工藝，正在一步步逼近1nm工藝。
  • 臺積電挑戰業界巔峰:即將研發1nm工藝
    不過，凡事都有極限，業界巨頭在陸續突破了5nm、3nm和未來的2nm之後，目標已指向業界的巔峰：1nm工藝！按照臺積電的內部規劃，今年將會正式量產5nm工藝、明年則是3nm工藝，而2nm工藝已處在研發階段，目前計劃在2024年公布面世。那麼，2nm之後是什麼情況呢？根據臺積電在最近的股東大會上表態來看，其正在研究2nm以下的工藝，也就是傳說中的1nm工藝。
  • 臺積電5nm工藝詳細解讀
    從透露出來的信息來看，臺積電將代替Intel，引領半導體製造行業的技術走向。James所提到的那個IEDM文檔內，其實圖片都是屏幕截圖下來的（如下圖所示），這篇文檔還有其他信息沒有展示出來。所以接下來，我將結合之前所披露的5nm信息和這篇文檔內的圖表（包括被隱藏的），對臺積電5nm工藝進行一個簡短的解讀，歡迎批評指正。
  • 臺積電新任CTO由美國斯坦福教授黃漢森出任
    業界透露，臺積電在新任CTO人選上沒有從內部拔擢，而是意外地向外借將，由在學術界擁有高度知名的美國斯坦福教授黃漢森(Philip Wong)出任。 黃漢森在 2004 年加入美國史丹福大學擔任電機工程學系教授，直到 2018 年 7 月加入臺積電擔任 CTO 一職。
  • 臺積電:2nm晶片研發重大突破,1nm也沒問題
    臺積電此前透露2nm研發生產將在新竹寶山，規劃P1到P4四個超大型晶圓廠，佔地90多公頃。臺積電5nm已經量產，3nm預計2022年量產，2nm研發現已經取得重大突破！與現在的7nm工藝相比，3nm工藝的具體指標表現為：可將核心面積減少45%，功耗降低50%，性能提升35%。臺積電2nm採用的GAA（Gate-all-around，環繞閘極）或稱為GAAFET，它和FinFETs有相同的理念，不同之處在於GAA的柵極對溝道的四面包裹，源極和漏極不再和基底接觸。
  • 三星尋求加快5nm及3nm晶片製程工藝研發 ,欲與臺積電試比高
    本文引用地址：http://www.eepw.com.cn/article/202010/419767.htm三星加快5nm及3nm工藝的開發，欲與臺積電試比高，未來能否超越臺積電讓我們拭目以待。針對三納米延續FinFET架構一事，臺積電的首席科學家黃漢森表示不與三星同調改採GAA，除了是包括成本、客戶IC設計銜接等問題外，臺積電依舊有能力在製程進入更小的階段上，仍採用原架構並且維持產品的效能表現，展現了晶圓代工龍頭在技術上的優勢地位。
  • 臺積電開始為1nm做準備
    據臺媒經濟日報報導，為朝半導體製造的1納米甚至埃米（0.1納米）世代超前部署，據高雄市府知情官員透露，臺積電正為2納米之後的先進位程持續覓地，包含橋頭科、路竹科，均在臺積電評估中長期投資設廠的考量之列。關於是否前進高雄，臺積電昨（27）日維持董事長劉德音日前的論調，「以後有機會，短期沒規劃」。
  • AMD被曝增加臺積電7nm工藝訂單
    來源：新浪VR 去年AMD推出了7nm Zen2架構的銳龍、霄龍處理器，這是首款7nm工藝的x86處理器。不過嚴格來說它是7nm+14nm混合，現在AMD要加速甩掉14nm工藝了，IO核心也有望使用臺積電7nm工藝。
  • 具備量產5nm工藝製程的臺積電,未來或將成為華為最大的隱患!
    臺積電CEO兼副董事長魏哲家近期談到5nm工藝製程的問題，5nm工藝製程進展順利，預計將在今年上半年量產，這將會給臺積電帶來額外將近一層的利潤。當前移動端處理器以及5G基帶晶片主要是基於7nm工藝製程，5nm工藝製程將會帶來一次較大的性能跨越，電晶體的密度將會提升80%，速度提升20%。
  • 臺積電史丹福大學等研發柵極電介質新工藝
    懸掛鍵是一種化學鍵，一般晶體因晶格在表面處突然終止，在表面的最外層的每個原子將有一個未配對的電子，即有一個未飽和的鍵，這個鍵稱為懸掛鍵。臺積電首席科學家、史丹福大學教授黃漢森談到，必須基本上將比納米管更厚的氧化物傾倒在納米管頂部，而不是倒在縮小的電晶體中。他認為，如果要弄清楚為什麼會出現這個問題，可以把柵極電壓的作用想像成用腳踩在花園的水管上，嘗試阻止水從水管中流過，但如果在腳和水管之間放一堆枕頭（類似一個厚的氧化物），想要阻止水流經過就會變得更加困難。
  • 臺積電史丹福大學等研發柵極電介質工藝
    懸掛鍵是一種化學鍵，一般晶體因晶格在表面處突然終止，在表面的最外層的每個原子將有一個未配對的電子，即有一個未飽和的鍵，這個鍵稱為懸掛鍵。臺積電首席科學家、史丹福大學教授黃漢森談到，必須基本上將比納米管更厚的氧化物傾倒在納米管頂部，而不是倒在縮小的電晶體中。
  • 臺積電2nm工藝重大突破:1nm還遠嗎?
    如今5nm才剛剛起步，臺積電的技術儲備就已經緊張到了2nm，並朝著1nm邁進。根據最新報導，臺積電已經在2nm工藝上取得一項重大的內部突破，雖未披露細節，但是據此樂觀預計，2nm工藝有望在2023年下半年進行風險性試產，2024年就能步入量產階段。
  • 1nm光刻機!荷蘭科技巨頭傳來新消息,臺積電「喜從天降」
    如今，晶片製程工藝已經來到了5nm，而三星、臺積電還在繼續向著更高製程的3nm與2nm推進。但是，受到摩爾定律影響，想要繼續向前推進，難度將翻倍提升。 如今有不少半導體公司認為，摩爾定律已經走到了盡頭，或因成本成本太高，而放棄了工藝小型化。
  • 全球晶片攻堅戰:3nm臺積電(TSM.US)後年量產,2nm進展順利,1nm遙遙...
    3nm領域，臺積電(TSM)一枝獨秀，5nm今年量產3nm穩步推進。目前中國有35項卡脖子技術，光刻機和晶片赫然在列。正當中國進入轟轟烈烈的「卡脖子」技術攻堅戰的時候，一場突如其來的公共衛生事件打亂了所有人的節奏。公共衛生事件之下，晶片產業進展如何?就在公共衛生事件爆發前一個月，教育部發表一篇文章《打響「卡脖子」技術攻堅戰》。