碳納米電晶體材料新進展！臺積電史丹福大學等研發柵極電介質工藝

2020-12-16 芯東西

智東西（公眾號：zhidxcom）
編譯 | 韋世瑋
編輯 | Panken

智東西12月15日消息，近日在IEEE電子器件會議（IEDM）上，臺積電、加州大學聖地牙哥分校、史丹福大學的工程師介紹了一種新的製造工藝，能夠更好地控制碳納米電晶體沉積高K電介質，這種控制對於確保電晶體在需要時完全關閉至關重要。

簡單地說，該研究團隊發明了一種製造柵極電介質的新工藝。柵極電介質是一種在柵電極和電晶體溝道區之間的絕緣層，在工作時，柵極處的電壓會在溝道區中形成電場，從而切斷電流。

近年來，人們對碳納米電晶體的興趣越來越高，主要原因在於它們有可能做到比矽電晶體縮得更小，並提供了一種比矽電晶體更容易製造出多層電路的方法。得益於一系列發展，如今的碳納米管也逐漸接近矽的功能。

但幾十年來，隨著矽電晶體尺寸逐漸縮小，由二氧化矽製成的絕緣層必須變得越來越薄，以便用更少的電壓來控制電流，從而降低能耗。最終，絕緣屏障變得非常薄，薄到電荷都可以穿過它，從而導致電流洩漏、浪費能量。

因此，如何解決電晶體的漏電和能量浪費等問題，也是行業一直研究的重要方向。

一、以往的二氧化鉿新介電材料仍存在問題

十多年前，矽半導體行業通過改用一種新的介電材料——二氧化鉿（hafnium dioxide，HfO2）解決了這一問題。

與二氧化矽相比，二氧化鉿具有較高的介電常數（High-K），意味著一個相對較厚的高K電介層在電氣上等效於一個非常薄的氧化矽層。

儘管研究人員們希望在碳納米管電晶體中使用二氧化鉿來形成柵極電介質，但碳納米管有一個問題是——它們無法在按比例縮小的設備所需薄層中形成高K電介質。

高K電介質如何形成？它的沉積方法稱為原子層沉積。顧名思義，它是一種在矽的表面自然形成的氧化層，像原子一樣薄。但它一次只能構建一個原子層，並需要一個能夠形成沉積的「基座」。

但由於二氧化碳和一氧化碳都屬於氣體，碳納米管並沒有能形成沉積的「立足點」，無法自然形成氧化層。同時，納米管中任何可能導致所需「懸掛鍵」的缺陷都會限制其傳導電流的能力。

懸掛鍵是一種化學鍵，一般晶體因晶格在表面處突然終止，在表面的最外層的每個原子將有一個未配對的電子，即有一個未飽和的鍵，這個鍵稱為懸掛鍵。

▲納米管（中心微弱的圓）和電晶體柵極（頂部的黑色部分）

二、形成高K電介質新解法：二氧化鉿與氧化鋁結合

「形成高K電介質一直是一個大問題。」臺積電首席科學家、史丹福大學教授黃漢森談到，必須基本上將比納米管更厚的氧化物傾倒在納米管頂部，而不是倒在縮小的電晶體中。

他認為，如果要弄清楚為什麼會出現這個問題，可以把柵極電壓的作用想像成用腳踩在花園的水管上，嘗試阻止水從水管中流過，但如果在腳和水管之間放一堆枕頭（類似一個厚的氧化物），想要阻止水流經過就會變得更加困難。

臺積電的Matthias Passlack和加州大學聖地牙哥分校的Andrew Kummel教授提出了一個解決方案，就是將二氧化鉿的原子層沉積與沉積中間的介電常數材料氧化鋁（Al2O3）結合起來。

氧化鋁是使用加州大學聖地牙哥分校發明的納米霧工藝沉積的。像水蒸氣凝結形成霧一樣，氧化鋁凝結成簇覆蓋在納米管表面，以便二氧化鉿可以將表面的電介質作為立足點，開始進行原子層沉積。

這兩種介質的綜合電學特性使該團隊能夠在只有15nm寬的柵極下，製造出厚度小於4nm的柵極電介質，最終得到的器件與矽CMOS器件具有相似的I/O電流比特性。同時仿真表明，即使是具有更薄柵極電介質的小器件也能正常工作。

三、碳納米管超越矽電晶體仍有一定距離

但在碳納米管器件能夠與矽電晶體相媲美之前，還有很多工作需要完成。目前，儘管一些問題已得到解決，但尚未整合到單個設備中。

例如，黃漢森提出的設備中單個納米管限制了電晶體可以驅動的電流。他也提到，要讓多個相同的納米管完美對齊一直是個挑戰。

但在近期，北京大學彭連茂教授的實驗室研究人員成功通過技術讓每微米排列了250個碳納米管，這意味著相應的解決方案可能很快就會出現。

另一個問題是設備的金屬電極和碳納米管之間的電阻，特別是當這些觸點的尺寸縮小接近至當下先進矽晶片使用的尺寸時。

去年，黃漢森教授的學生Greg Pitner（現為臺積電研究員及IEDM研究的主要作者）報告了一種方法，可以將一種接觸類型（P型）的電阻降低到只有10nm接觸理論極限的兩倍以內。

但碳納米管的N型觸點還未達到類似的性能水平，同時CMOS邏輯晶片也包含兩種類型。

還有一個問題是需要摻雜碳納米管以增加柵極兩邊的載流子數量，主要在矽中通過用其他元素替換晶格中的一些原子來實現。

但這在碳納米管中是行不通的，因為這會破壞結構的電子能力。相反，碳納米管電晶體使用的是靜電摻雜。在這種情況下，介電層的成本會被有意地操縱，以將電子抽出來或為納米管提供電子。

黃漢森提到，他以前的學生Rebecca Park在該層中使用氧化鉬取得了很好效果。

結語：半導體電晶體創新任重道遠

隨著近年來摩爾定律逐漸放緩，行業也一直嘗試從材料、封裝、工藝等不同方向來探索電晶體進一步創新發展的可能性。

但目前看來，儘管每個研究方向都有了一定的進展，但它們的可行性離真正落地還有較遠的距離。如何將這些創新成果更好地結合在一起，以開發出超越矽的技術，研究人員們想要實現的這一未來仍任重道遠。

文章來源：IEEE Spectrum

相關焦點

  • 碳納米電晶體材料新進展！臺積電史丹福大學等研發柵極電介質新工藝
    、加州大學聖地牙哥分校、史丹福大學的工程師介紹了一種新的製造工藝，能夠更好地控制碳納米電晶體沉積高K電介質，這種控制對於確保電晶體在需要時完全關閉至關重要。簡單地說，該研究團隊發明了一種製造柵極電介質的新工藝。柵極電介質是一種在柵電極和電晶體溝道區之間的絕緣層，在工作時，柵極處的電壓會在溝道區中形成電場，從而切斷電流。近年來，人們對碳納米電晶體的興趣越來越高，主要原因在於它們有可能做到比矽電晶體縮得更小，並提供了一種比矽電晶體更容易製造出多層電路的方法。得益於一系列發展，如今的碳納米管也逐漸接近矽的功能。
  • 向碳基晶片更進一步：臺積電斯坦福聯手開發碳納米管電晶體新工藝
    畢竟，晶片製造工藝達到5nm，就意味著單個電晶體柵極的長度僅為10個原子大小。而碳納米電晶體的直徑僅為1nm。現在，由臺積電首席科學家黃漢森領導，來自臺積電、史丹福大學和加州大學聖地牙哥分校的研究人員，提出了一種新的製造工藝，能更好地控制碳納米管電晶體。
  • 向碳基晶片更進一步:臺積電斯坦福聯手開發碳納米管電晶體新工藝
    魚羊 編譯整理量子位 報導 | 公眾號 QbitAI5nm才剛嘗上鮮，臺積電的3nm廠房也已竣工，甚至傳出2nm工藝取得突破的消息。眼看著摩爾定律極限將至，下一步突破，恐怕就要看碳納米管的了。畢竟，晶片製造工藝達到5nm，就意味著單個電晶體柵極的長度僅為10個原子大小。而碳納米電晶體的直徑僅為1nm。
  • 向碳基晶片更進一步:臺積電、斯坦福等聯手開發碳納米管電晶體新...
    並且，導電更快、效率更高。但從1998被提出至今，碳納米管晶片仍存在一系列設計、製造和功能上的問題，比如其在邏輯電路中充當開關時的控制問題。現在，由臺積電首席科學家黃漢森領導，來自臺積電、史丹福大學和加州大學聖地牙哥分校的研究人員，提出了一種新的製造工藝，能更好地控制碳納米管電晶體。
  • 矽的繼任者:碳納米管有了新進展
    得益於研究人員的持續推進，碳納米管器件現在正在越來越接近矽的能力，最新的進展也在最近舉辦的IEEE電子器件會議IEDM上揭曉。會上，來自TSMC，加州大學聖地牙哥分校和史丹福大學的工程師介紹了一種新的製造工藝，該工藝可以更好地控制碳納米管電晶體。這種控制對於確保在邏輯電路中充當電晶體的電晶體完全關閉時至關重要。
  • 臺積電分享碳納米管的最新進展
    由於高電場下的速度飽和，無矽載流子遷移率接近最大值尺寸的持續縮小降低了矽半導體的導帶和價帶邊緣的「自由載流子態密度」（DoS）–填充更大範圍的載流子態需要更多的能量與Fin圖案相關的統計過程變化很大散熱片的熱傳導導致局部「自熱」溫度升高，從而影響了幾種可靠性機制（HCI，電遷移）為解決以上問題，目前業界正在進行大量研究，以評估與矽完全不同的場效應電晶體材料的潛力
  • 矽的繼任者:碳納米管正走入現實
    得益於研究人員的持續推進，碳納米管器件現在正在越來越接近矽的能力，最新的進展也在最近舉辦的IEEE電子器件會議IEDM上揭曉。會上，來自臺積電，加州大學聖地牙哥分校和史丹福大學的工程師介紹了一種新的製造工藝，該工藝可以更好地控制碳納米管電晶體。這種控制對於確保在邏輯電路中充當電晶體的電晶體完全關閉時至關重要。
  • 納米結構的柵極電介質:有助提升有機薄膜電晶體穩定性!
    我們與喬治亞理工學院的教授 Samuel Graham 展開合作，開發出一種複雜的納米疊層勢壘，它可以在低於110攝氏度的溫度下生產，當作為柵極電介質使用時，使得電晶體可以承受得住浸入鄰近沸點的水中。」
  • 按比例縮小的碳納米電晶體正越來越接近矽電晶體的能力
    科技前沿 Next Tech            在IEEE國際電子設備會議上，來自臺積電、加州大學聖地牙哥分校（UCSD）和史丹福大學的工程師介紹了一種新的製造工藝，該工藝能更好地控制碳納米電晶體。這樣的控制對於確保在邏輯電路中作為開關的電晶體完全關斷時至關重要。
  • 碳納米電晶體性能跟矽越來越接近 不久後有望打敗矽
    臺灣半導體製造公司（Taiwan Semiconductor Manufacturing Company，TSMC）、加州大學聖地牙哥分校（University of California San Diego）和史丹福大學（Stanford University）的工程師解釋了一種新的製造工藝，這種工藝可以更好地控制碳納米管電晶體。
  • 碳納米電晶體體積更小 性能跟矽越來越接近
    臺灣半導體製造公司（Taiwan Semiconductor Manufacturing Company，TSMC）、加州大學聖地牙哥分校（University of California San Diego）和史丹福大學（Stanford University）的工程師解釋了一種新的製造工藝，這種工藝可以更好地控制碳納米管電晶體。
  • 臺積電研發副總裁黃漢森:2050年電晶體能做到0.1納米,氫原子尺度!
    來源：anandtech、cnet編輯：小芹，大明臺積電研發負責人Phillip Wong近日在矽谷舉行的Hot Chips會議上表示，摩爾定律沒死，依然有效且狀況良好，並表示隨著新技術的進步，到2050
  • 迎來新突破！北大碳基晶片研發成功，碳納米管成第3代半導體材料
    目前的製作工藝可以在一個指甲蓋大小的高端晶片中的體積覆蓋上百億個電晶體。，狀態穩定，但是根據摩爾定律的發展，半導體晶片約每隔18-20個月性能就會提升一倍，內部的電晶體數量也要增加一倍，矽基晶片發展到現在已經突破了5nm工藝，預計在未來的幾年內，臺積電的2nm工藝也會突破，而矽材料本身的限制，2nm可能已經是發展極限了。
  • 北大碳基晶片研發突破，採用碳納米管工藝，性能將提升10倍以上
    隨著納米工藝的升級，目前以臺積電為首的晶片生產廠家已經完成5nm工藝的量產，晶片內部包含的電晶體已經達到了上百億顆。按照摩爾定律的說法，如果晶片裡面的電晶體想要繼續增加，就需要更先進的納米工藝，比如臺積電正在研發的2nm工藝，但受到矽材料特性光刻機等設備的條件限制，很多網友覺得，2nm
  • 中國「碳基」晶片,成為全球晶片「珠峰」
    近期，北京華碳元芯電子科技有限責任公司承擔的北京市科技計劃項目「3微米級碳納米管集成電路平臺工藝開發與應用研究」通過驗收，標誌著我國已經正式進入碳基晶片領先的時代。碳基集成電路技術被認為是最有可能取代矽基集成電路的未來信息技術之一。
  • 臺積電挑戰業界巔峰:即將研發1nm工藝
    不過，凡事都有極限，業界巨頭在陸續突破了5nm、3nm和未來的2nm之後，目標已指向業界的巔峰：1nm工藝！按照臺積電的內部規劃，今年將會正式量產5nm工藝、明年則是3nm工藝，而2nm工藝已處在研發階段，目前計劃在2024年公布面世。那麼，2nm之後是什麼情況呢？根據臺積電在最近的股東大會上表態來看，其正在研究2nm以下的工藝，也就是傳說中的1nm工藝。
  • 臺積電研發副總裁黃漢森:2050年電晶體將縮小到氫原子尺度,即0.1nm
    臺積電研發負責人Phillip Wong近日在矽谷舉行的Hot Chips會議上表示，摩爾定律沒死，依然有效且狀況良好，並表示隨著新技術的進步，到2050年電晶體做到0.1納米，約等於氫原子的大小。 「毋庸置疑，摩爾定律依然有效且狀況良好，它沒有死掉，沒有減速，也沒有生病。」
  • 臺積電新任CTO由美國斯坦福教授黃漢森出任
    也就是因為如此，在所謂的後張忠謀時代，或者更精準的說法是「新臺積電時代」, 除了目前看來已經上位的兩位接班人外，新一波更大規模的接班梯隊也正在快速集結中。 在張忠謀退休後，臺積電的人事重組持續進行著。首波人事變動已經啟動，CTO孫元成即將退休，接任者已經到臺積電報到，就等臺積電正式對外公布該消息。
  • 中國碳基半導體研究推進到3納米以下，論文登頂級刊物！越來越近
    並且，由於碳納米管具有強碳-碳共價鍵、納米尺度橫截面積、低原子數等特點，可以用來發展新一代超強抗輻照集成電路技術。但如何將碳納米管的超強抗輻照潛力真正發揮出來，卻是全世界科學家面臨的幾大難題之一。」聯合研究組成員、北京大學碳基電子學中心副主任張志勇教授說。其實，這已經是這支團隊今年第二度登上頂級學術期刊。早在5月份，這支團隊就憑藉一種創新的碳納米管電晶體製備方法登頂《科學》。
  • 碳納米管接連實現重大突破
    近日，在北京市科委支持下，清華大學魏飛教授團隊成功製備出單根長度達半米以上的碳納米管，創造了新世界紀錄，這也是目前所有一維納米材料長度的最高值。與此同時，英國劍橋大學科學家開發出一種強度極好且十分輕巧的碳制導線，由許多碳納米管組成，其強度是銅導線的30倍，重量不到銅線的十分之一。