王曉東:幹法刻蝕引領半導體微納加工

2020-11-22 儀器信息網

10月15日-16日,中國科學院半導體研究所、儀器信息網聯合主辦首屆「半導體材料與器件研究與應用」網絡會議(i Conference on Research and Application of Semiconductor Materials and Devices, iCSMD 2020),22位業內知名的國內外專家學者聚焦半導體材料與器件的產業熱點方向,進行為期兩日的學術交流。會議期間,中科院半導體所、集成電路工程研究中心的王曉東研究員做了題為《半導體微納加工中的矽幹法刻蝕技術》的報告。

矽幹法刻蝕即等離子體刻蝕技術,相對於溼法刻蝕,具有更好的各向異性,工藝重複性,且能降低晶圓汙染機率,因此成為了亞微米下製備半導體器件最主要的刻蝕方法。在此次報告中,王曉東研究員介紹了三種不同的矽幹法刻蝕技術。

據介紹,矽幹法刻蝕的物理機制,主要包括物理濺射刻蝕、純化學刻蝕、化學離子增強刻蝕和側壁抑制刻蝕等。影響矽幹法刻蝕效果的因素主要有三類:一是等離子體密度和能量,通過配備兩套射頻源,ICP和RF射頻源來分別控制;二是腔室氣壓,由於鞘層的存在,一般需要氣壓小於100 mtorr使得離子平均自由程大於鞘層寬度;三是刻蝕氣體選擇,氣體需要根據反應生成物是否容易去掉來選擇,首選揮發性產物。

王曉東研究員重點介紹了三種矽幹法刻蝕技術,即Bosch、Cryo、Mixed。Bosch通常刻蝕特徵尺寸>1 μm,刻蝕深度>10 μm,刻蝕結果深且寬,即深矽刻蝕;Cryo即所謂的低溫工藝,可以得到平滑側壁以及納米尺寸結果;Mixed刻蝕深度<10 μm,具有低的深寬比,也即淺矽刻蝕。

深矽刻蝕(Bosch)是目前應用最廣泛,發展最成熟的矽刻蝕工藝。Bosch最初的基本工藝過程(Basic Bosch Process)就是鈍化和刻蝕交替進行。此後,在其中加入轟擊過程,發展出先進工藝(Advanced Bosch Process),即鈍化、轟擊和刻蝕三個過程不斷循環,以此達到深矽刻蝕目的。Bosch工藝的優勢是高速率、高各向異性和高選擇比。其劣勢為工藝複雜,晶片狀況影響工藝過程,存在側壁scallop等。同時,深矽刻蝕也存在一些典型的刻蝕問題:一是刻蝕剖面控制,如Undercut、Bowing、Bottling、Trenching、Footing等問題;二是負載效應,隨矽暴露面積的增加,刻蝕速率和刻蝕均勻性都會降低,通常減少腔體氣壓可解決此問題;三是ARDE問題,即隨著刻蝕深寬比的增加,刻蝕速率會下降,一般可通過增加沉積保護氣體氣壓,增寬離子的角分布和加入刻蝕截止層等解決;四是Notching問題,即由於電荷積累造成鑽蝕,可採用低頻脈衝模式LF Pulse Mode來解決。

除深矽刻蝕外,下電極溫度在液氮-100 ℃下,可以進行比較精細的刻蝕—低溫刻蝕(Cryo)。與深矽刻蝕相比,其工藝氣體不同,一般為SF6和O2,生成物SiOxFy在-85 ℃時很容易形成,在室溫下即可揮發,腔室環境非常乾淨。因此低溫刻蝕可以得到側壁光滑,undercut很小,選擇比高的結果。但此時光刻膠會受影響,所以膠的厚度不能太厚,通常小於1.2 μm,且需要進行合適的烘烤,防止膠裂。

最後一種就是淺矽刻蝕(Mixed),即在相對較淺的刻蝕中(<10 μm),多採用同步刻蝕方法,鈍化和刻蝕同步進行,所以也稱同步工藝。與深矽刻蝕不同,淺矽刻蝕的刻蝕性氣體與聚合物生成氣體同時輸入腔室,刻蝕和鈍化同步進行,導致鈍化和刻蝕的作用會在很大程度上抵消一部分,所以實現了光滑的側壁(<100 nm)。但這使得刻蝕環境十分複雜,工藝窗口相對較窄,工藝重複性控制難度較大。與多步刻蝕相比,採用同步刻蝕方法進行刻蝕時,為獲得較高的刻蝕速率和各向異性,刻蝕中所用射頻功率和偏壓較高,導致刻蝕材料和掩模之間的選擇比低,刻蝕結果對掩模質量依賴性較強,對掩模材料和質量要求高。

在報告最後,王曉東研究員還介紹了半導體所在微納器件製備中如MEMS、納米波導、納米線器件等方面的大量工作。

隨著亞微米下製備半導體器件需求的增加,矽幹法刻蝕技術也顯得越來越重要,而半導體所所級公共技術服務中心具備上述技術能力。同時這是一個開放的平臺,如果有相應的需求也可以進行合作參與。

版權與免責聲明:

① 凡本網註明"來源:儀器信息網"的所有作品,版權均屬於儀器信息網,未經本網授權不得轉載、摘編或利用其它方式使用。已獲本網授權的作品,應在授權範圍內使用,並註明"來源:儀器信息網"。違者本網將追究相關法律責任。

② 本網凡註明"來源:xxx(非本網)"的作品,均轉載自其它媒體,轉載目的在於傳遞更多信息,並不代表本網贊同其觀點和對其真實性負責,且不承擔此類作品侵權行為的直接責任及連帶責任。如其他媒體、網站或個人從本網下載使用,必須保留本網註明的"稿件來源",並自負版權等法律責任。

③ 如涉及作品內容、版權等問題,請在作品發表之日起兩周內與本網聯繫,否則視為默認儀器信息網有權轉載。

相關焦點

  • AFM:面向硬脆材料的精密製造技術——幹法刻蝕輔助雷射加工
    由於傳統加工工藝的限制(機械加工精度低、掩膜腐蝕的各向異性導致結構保真度低),藍寶石在微納光學領域的應用受到極大的限制。近年來,飛秒雷射微納加工技術由於具有真三維加工能力,突破衍射極限的加工精度等優勢,已在微電子、微光學、微機電系統、生物傳感等領域微納結構的精密製造中得到驗證並實現了越來越廣泛的應用。利用飛秒雷射燒蝕技術能夠實現藍寶石等硬脆材料微納米結構的製備。
  • 「離子束加工」引領微納製造產業下一波突破
    打開APP 「離子束加工」引領微納製造產業下一波突破 發表於 2016-12-13 01:48:11 北京埃德萬斯公司,一家不到百人的小公司,不聲不響地持有這一前景無限、體現國家頂級加工能力的利器。 初冬,中關村環保園一間工廠裡,幾十臺離子束刻蝕機、鍍膜機正在運行。所謂離子束刻蝕,就是用電磁場剝離氬氣的電子,剩下的氬原子核被電場加速,衝向靶材料,逐個擊出靶件表面原子。 離子束是原子級的加工手段,無論刻蝕納米紋路、製造微納米薄膜,還是要絕對零件做表面拋光,都要用離子束。
  • 光電器件微納加工技術——光刻工藝與雷射直寫
    這項技術由於可加工尺寸小、精度高,適合加工半導體材料,因而在半導體產業中得到廣泛的應用,其最基礎的核心技術是光刻,即曝光和刻蝕工藝。 隨著LIGA技術的發展,人們開發出了很多種不同的曝光、刻蝕工藝,以滿足不同精度尺寸、生產效率等的需求。
  • 螺螄殼裡做道場,用微納製造技術複製一個「新地球」
    這則諷刺戰國時代諸侯之間無休止混戰的戲謔之作,放到今天來看,卻仿佛是對蓬勃發展的微納製造技術的預言。千百年來,人類一直暢想著有一天,能在「螺螄殼裡做道場」,在極小的空間裡,創造繁複的大場面。如今,微納製造技術的發展突飛猛進。從微觀世界出發,通過控制原子、分子和其他納米對象的相互作用力將各種單元構建在一起,讓複雜、龐大的結構與器件縮小到微納米尺度,這是多麼神奇的事兒。
  • 兩種基本的刻蝕工藝:幹法刻蝕和溼法腐蝕
    打開APP 兩種基本的刻蝕工藝:幹法刻蝕和溼法腐蝕 發表於 2018-12-14 16:05:27 在半導體製造中有兩種基本的刻蝕工藝:幹法刻蝕和溼法腐蝕。
  • 幹法刻蝕與溼法刻蝕有什麼不同?北方華創與中微公司技術一樣嗎?
    刻蝕分為幹法刻蝕和溼法刻蝕,溼法刻蝕是用液體化學試劑以化學方式去除矽片表面的材料,但由於其在線寬控制和刻蝕方向性等多方面的局限,在3m以後的工藝中不再使用,幹法刻蝕成為當前主流工藝。幹法刻蝕是把矽片表面曝露於氣態中產生的等離子體中,等離子體通過光刻膠開出的窗口,與矽片發生物理或化學反應(或這兩種反應),從而去除曝露的表面材料。相比溼法刻蝕,幹法刻蝕的優點是刻蝕剖面各向異性,具有較好的線寬控制能力,同時由於不採用化學試劑,減少了化學玷汙問題以及材料消耗和廢氣處理費用等:
  • 中微確立存儲晶片幹法刻蝕領域市場地位
    該設備能夠用於加工要求最為嚴格的半導體器件。在不到一年的時間裡,中微的Primo SSC AD-RIE™刻蝕設備在韓國領先的半導體製造企業中完成了20納米及以下關鍵快閃記憶體晶片的生產驗證。該韓國客戶已正式下單訂購,目前正在進行15納米晶片刻蝕的驗證。
  • 華慧高芯知識庫_刻蝕系列2:刻蝕的基本要求和基本過程
    隨著半導體技術的發展,幹法刻蝕已經成為工藝步驟中不可或缺的重要步驟,由於幹法刻蝕對於薄膜材料具有良好的各項異性和選擇比,使得幹法刻蝕在納米級和微米級,尤其是小線寬的製程中的應用及其廣泛,今天我們就來討論下刻蝕的基本要求和基本過程。
  • 屹唐半導體首批下線產品為幹法去膠、乾式刻蝕和快速熱處理等設備
    屹唐半導體首批下線產品為幹法去膠、乾式刻蝕和快速熱處理等設備   10月16日,北京屹唐半導體科技有限公司(下稱「屹唐半導體」)在北京亦莊舉辦新產品下線儀式
  • 小科普|半導體晶片工藝中的刻蝕
    聊完光刻、摻雜,今天我們來簡單聊聊半導體工藝中的另一項工藝技術——刻蝕。前面我們聊到光刻是將圖形轉移到覆蓋在半導體矽片表面的光刻膠上的過程。這些圖形必須再轉移到光刻膠下面組成器件的各薄層上,這一工藝過程我們稱之為刻蝕,即選擇性地刻蝕掉該薄層上未被掩蔽的部分。今天我們就來簡單地聊聊光刻的兩種基本方法:溼法化學刻蝕和幹法刻蝕。
  • 深度解讀晶片刻蝕:國產5nm機器就緒,全球銷售額破歷史新高
    :半導體的「雕刻刀」 半導體產品的加工過程主要包括晶圓製造(前道,Front-End)和封裝(後道,Back-End)測試,隨著先進封裝技術的滲透,出現介於晶圓製造和封裝之間的加工環節,稱為中道(Middle-End)。
  • 金屬的電化學微區刻蝕方法
    長期以來 ,微加工研究主要是針對微電子工業的應用而開展的 ,其加工對象大都是半導體材料 ,如對 Si、Ge、GaAs 及各種金屬氧化物膜等材料的刻蝕 ,而關於金屬及其合金的刻蝕研究則相對較少. 最近幾年 ,隨著微機電系統(MEMS) 研究和應用的深入 ,金屬和合金的刻蝕研究顯得越來越重要.
  • 深度解讀晶片刻蝕:國產5nm機器已就緒,2018全球銷售額破歷史新高
    由於半導體產品加工工序多,所以在製造過程中需要大量的半導體設備和材料。而在半導體設備投資中,晶圓處理設備佔比最大,根據SEMI預計,2018年晶圓處理設備投資額佔整體設備投資比例達81%。刻蝕環節為晶片製造重要一步。刻蝕是用化學或物理方法有選擇地從矽片表面去除不需要的材料的過程。
  • GaN材料幹法刻蝕工藝在器件工藝中有著廣泛的應用
    與傳統的溼法刻蝕比較,幹法刻蝕技術具有各向異性、對不同材料選擇比差別較大、均勻性與重複性好、易於實現自動連續生產等優點,所以反應離子刻蝕(RIE)、電子迴旋共振等離子體(ECR)、感應耦合等離子體(ICP)等多種幹法刻蝕方法被應用於GaN材料的刻蝕中。ICP以其廉價的等離子體和高的刻蝕速率等特點受到了更多的關注,ICP工藝參數對GaN ̄U蝕速率的影響及其刻蝕後材料的形貌成為研究重點。
  • 預見2020:《2020年中國刻蝕設備產業全景圖》(附產業政策、市場...
    刻蝕即用化學或物理方法有選擇地從矽片表面去除不需要的材料的過程,其基本目標是在塗膠的矽片上正確地複製掩模圖形。其是半導體製造工藝中重要的一環,微電子IC製造工藝以及微納製造工藝中的一種相當重要的步驟。刻蝕的實現需要依賴專業的刻蝕設備(刻蝕機),故刻蝕設備的製造也是IC製造中的重要環節。刻蝕設備產業鏈及刻蝕在半導體產業鏈中的環節如下所示:產業政策——扶植措施明顯從政策環境上來看,我國對於刻蝕設備行業較為重視。
  • 半導體級刻蝕用單晶矽:晶圓製造的核心耗材
    晶片製造工藝繁多複雜,其中薄膜沉積、光刻、刻蝕是晶片製造三個主要工藝環節,刻蝕用單晶矽材料主要應用於加工製成刻蝕用單晶矽部件,刻蝕用單晶矽部件是晶圓製造刻蝕環節所需的核心耗材。半導體矽材料主要為單晶矽材料,按照應用場景劃分,半導體矽材料可以分為晶片用單晶矽材料和刻蝕用單晶矽材料。其中晶片用單晶矽材料是製造半導體器件的基礎原材料,晶片用單晶矽材料經過一系列晶圓製造工藝形成極微小的電路結構,再經切割、封裝、測試等環節成為晶片,並廣泛應用於集成電路下遊市場。
  • 全球刻蝕設備市場深度分析與解讀!
    晶圓製造涉及眾多流程,刻蝕為其中重要的一 步,目的是在襯底上留下需要的圖形電路。刻蝕分為幹法刻蝕和溼法刻蝕,其 中幹法刻蝕是主流工藝;在幹法刻蝕中,反應離子刻蝕應用最廣泛。為了精確複製矽片上的掩膜圖形,刻蝕必須滿足速率快、刻蝕剖面各向異性等一系列特 殊要求。半導體工藝節點的不斷縮小,對刻蝕設備提出了更苛刻的要求。
  • 科創板系列|中微半導體:刻蝕、MOCVD全球龍頭,深度受益大陸產業發展
    中微半導體是一家面向全球的微觀加工高端設備公司,為半導體行業及其他高科技領域服務。2004年,公司成立於上海張江高科,總部位於中國上海,在中國大陸、中國臺灣、新加坡、日韓、美國等多個地區都已經設有分公司。
  • 太陽能光伏刻蝕清洗設備
    等離子體刻蝕法是目前在太陽電池製造業中應用得最多的一種方法,利用高頻輝光放電手段將CF4離解成活性原子和自由基,各種游離基中F原子為主要的刻蝕劑,與矽反應後生成具有揮發性的SiF4,後面還將詳細介紹。5.1.2刻蝕技術的分類及特點刻蝕是採用化學或物理的方法,有選擇地從半導體材料表面去除不需要材料的過程。
  • 進擊的神工股份:刻蝕材料世界先進 晶片國產高速成長
    作為國內先進的半導體單晶矽材料供應商,神工股份近三年的年均複合增長率高達215.64%,不僅在全球集成電路刻蝕用單晶矽材料市場的佔有率已經達到13%-15%,還是全球範圍內幾乎唯一的電極用半導體級單晶矽專業供應商,客戶包括日本三菱材料、CoorsTek,韓國SK化學、Hana,以及美國的LAM全資子公司Silfex等全球頂級半導體刻蝕機矽部件加工商。