以有源電感為負載的CMOS寬帶LNA設計

2020-12-05 電子產品世界
摘要:本文設計了一個基於數字CMOS工藝的以有源電感負載的寬帶低噪聲放大器,其中包括了級聯型有源電感的優化設計。電路採用共柵結構,用HSPICE進行仿真優化,模擬結果表明電路工作良好,S21達到10dB,電壓增益為17dB,滿足增益要求;在3dB帶寬內,S11在-12~-17dB之間,完全符合一般通信系統S11-10dB的要求;NF在3.6至4.9之間。通帶的反向隔離良好,大於40dB,S22亦在-14dB以下。
關鍵詞有源電感CMOS,寬帶低噪聲放大器

一、前言:

隨著RF通信系統市場的增長,越來越多的RF器件用MOS工藝實現,包括電感和電容。就電感而言,目前的多數研究集中於片上無源電感的實現和建模。 無源電感大多用來獲得較好的匹配和功率增益[1],儘管通過使用立體電感或是微機電工藝可以克服片上無源電感的低Q等缺點,卻無法解決其佔用面積過大的缺點。在低噪聲放大器中,一個1~2nH的電感所佔用的面積可能超過其餘全部有源器件所佔面積之和。而且,一個良好片上無源電感的實現常常要求一些特殊工藝,難以與主流的數字MOS工藝兼容。因此,在噪聲要求並非十分嚴格而對面積和價格更為關注的情況下,採用有源電感是一種不錯的選擇。

在片上實現有源電感的研究已經進行多年,有源電感主要用於帶通濾波器和低噪聲放大器部分。但因為噪聲、電感Q值低以及功耗等問題,有源電感在低噪聲放大器中的應用亦不多見,主要還處於研究階段。Jhy-Neng Yang等在2001年提出了一種改進的高Q值有源電感[2],解決了Q值及功耗問題。然而卻有S11與S21峰值重疊的問題。在Jhy-Neng Yang等人於2003年提出的高Q值有源電感為負載的寬帶LNA[3],儘管解決了S11與S21峰值重疊的問題,卻大大增加了噪聲(達到8dB)。本文基於以上兩文的研究,對有源電感作了改進,設計了一個基於CMOS工藝的以有源電感為負載的寬帶低噪聲放大器,在滿足功耗及增益指標的情況下解決了S11與S21峰值重疊的問題並得到較好的噪聲指標(不超過5dB)。

文章第二部分介紹有源電感的設計原理,第三部分介紹以有源電感為負載的寬帶低噪聲放大器的設計,最後給出所設計電路與已有的電路的性能參數比較。


二、有源電感原理

圖1:有源電感原理圖 圖2:改善增益的有源電感

目前對CMOS有源電感的等效模型的研究已較多。典型的簡單的級聯CMOS有源電感如圖1所示。此電路利用了器件的寄生參數。分析電路的等效小信號模型,可得[4]

為了提高電路的增益並增加帶寬,考慮在M1上級聯一個MOS管。得到圖2。此外亦有另外增加一個M4以增加Q值的調節度的方法,如圖3。但是,不論使用何種結構,其電感等效電路都等效於圖4。

其中:

寄生電阻主要由M2決定。

三、以有源電感為負載的低噪聲放大器的設計

為了得到性能指標較好的以有源電感為負載的LNA,本文對Jhy-Neng Yang等人提出的有源電感形式進行了改進。文獻[2]以差分形式的電感取得更好的增益,而文獻[3]是以單端電感形式實現了LNA的設計。為在較好的噪聲係數下分離S11與S21的峰值,本文提出了不對稱的雙端有源電感形式。

LNA的可選構架包括共柵結構和共源結構。由於這裡要設計的是寬帶LNA,並使其面積儘可能小,因此我們依然選擇了共柵結構。

一般LNA的輸入源(如微帶天線,傳輸線)的輸出阻抗為50歐。為獲得最大功率且不在電路中產生反射,即得到最小S11及VSWR,LNA的輸入阻抗應為50歐。對於共柵放大器:源端輸入阻抗為1/gm。那麼只要選擇適當的器件尺寸和偏置電流,共柵放大器就可獲得50歐源端輸入阻抗。

圖5:設計的有源電感為負載的寬帶LNA

以有源電感為負載的LNA如圖5所示。對於圖5電路,MINPUT完成輸入功能。M1~M5、MININ和MTL實現有源電感。M3和M4主要影響增益,而其中M5反饋系統的增加可以降低電感的寄生電阻值,有益於輸入輸出的50歐姆匹配,而M1~M4則有利於對電感各項參數,如Q值和帶寬等進行調節,但同時更對輸入輸出的匹配產生影響,適當調節其柵寬,可以改善S參數並分離S21和S11的峰值。MS2和MSF作為輸出緩衝,完成輸出阻抗變換。RL為50歐負載。而MS1與MS2都與輸入端相連,對輸入阻抗產生影響。其中MS1作為輸入管MINPUT的偏置,對功耗影響很大。設計時必須在功耗及S參數值間取得折中。

四、仿真結果

採用0.35um工藝對電路進行仿真。得出仿真結果如圖6所示。可以看出,本文提出的設計成功的分離了S11與S21的峰值點。S11的峰值基本被抑制,波形與一般的共源結構LNA的S11的波形相似,且在整個通帶內都滿足S11-10dB的要求。而S22儘管在2GHz處出現峰值,卻在依然整個通帶內保持在-13dB以下。與此同時,LNA的噪聲係數在3dB帶寬內保持在3.6至4.9dB,大大優於文獻[3]中的8dB值,基本滿足寬帶LNA的要求。而電路的功耗亦保持在20mW,與文獻[3]中的功耗相當。將仿真結果與國際上一些已完成項目做比較,如表1。

圖6:寬帶LNA仿真結果

表1:LNA性能參數比較

NF/dB

S11/dB

S21/dB

有源電感

3dB帶寬/GHz

工藝/um

功耗/mW

本文

3.6~4.9

-12~-17

10

1.1

0.35

20

文獻[5]

2.1

-4~-5

15~12

1

0.18

23.2

文獻[6]

4.8

-16

8

0.8

0.24

10

文獻[7]

3

-6~-12

8-4

1

0.35

20

文獻[8]

3.9~4.3

-15.11~-18

16.4~16.98

1.7

0.18

21

文獻[9]

3.9

-7~-16

28

1.4

0.13

3.9

文獻[10]

2

19.2

窄帶

0.3

40.8

文獻[3]

8

-17

20

1

0.25

18

五、結論:

本文設計了一種以有源電感為負載的寬帶低噪聲放大器,採用有源電感代替片上螺旋電感,大大縮小了晶片面積。在權衡各項指標的情況下得到較為理想的性能參數,並得到HSPICE仿真結果論證。S21達到10dB,電壓增益為17dB。在3dB帶寬內,S11在-12~-17之間,NF在3.6至4.9之間。通帶的反向隔離大於40dB,S21亦在-14dB以下。

【參考文獻】

[1] 陳偉,劉和光.基於Matlab的RF系統阻抗匹配設計[J].微計算機信息,2006,4-2:116-117。

[2] J.N. Yang, Y. Ch. Cheng, T. Y. Hsu et. Al, 「A 1.75GHz Inductor-less CMOS Low Noise Amplifier With High-Q Active Inductor Load」, Circuits and Systems,2001. Vol. 2, Page(s):816-819.

[3] J.N. Yang, Y.Ch Cheng; Chen-Yi Lee; 「A design of CMOS broadBand amplifier with high-Q active inductor」, System-on-Chip for Real-Time Applications, 2003. Proceedings. The 3rd IEEE International Workshop on 30 June-2 July 2003 Page(s):86 - 89

[4] A. Thanachayanont and A. Payne, 「VHF CMOS integrated active inductor,」 IEEE Electron. Lett., 1996.vol. 32, (11),pp. 999-1000.

[5] M. Madihian, H. Fujii. H. Yoshida, H. Suzuki, and T. Yamazaki, 「A 1~10GHz 0.18 um CMOS Chipset for Multi-Mode Wireless Applications,」 IEEE Microwave Symposium Digest, 2001.vol. 3, pp. 1865-1868.

[6] D. Mukhejee, J. Bhattacharjee, S. Chakrahony, and J.Laskar, 「A 5-6GHz Fully-Integrated CMOS LNA for a Dual-Band WLAN Receiver,」 IEEE Radio and Wireless Conference,2002. pp. 213-215.

[7] T. P. Liu, 「5GHz CMOS Radio Transceiver Front-End Chipset,」 IEEE Journal of Solid-State Circuits, 2000.vol. 35, (12),pp.1927-1933.

[8] Vishwakarma, S.; Sungyong Jung; Youngjoong Joo; 「Ultra wideband CMOS low noise amplifier with active input matching」, Ultra Wideband Systems, 2004. Joint with Conference on Ultrawideband Systems and Technologies. Joint UWBST IWUWBS. 2004 International Workshop on 18-21 May 2004 Page(s):415 - 419

[9] Gaubert, J.; Egels, M.; Pannier, P.; Bourdel, S.; 「Design method for broadBand CMOS RF LNA」, Electronics Letters, 2005.Vol.41,(7),Page(s):382 C 384.

[10] Pascht, A.; Fischer, J.; Berroth, M.; 「A CMOS low noise amplifier at 2.4 GHz with active inductor load」, Silicon Monolithic Integrated Circuits in RF Systems, 2001. Digest of Papers. 2001 Topical Meeting on 12-14 Sept. 2001 Page(s):1 C 5.

相關焦點

  • 採用噪聲消除技術的3~5GHzCMOS超寬帶LNA設計
    近年來,在秘密通訊和目標檢測方面超寬帶迅速發展,更高的帶寬要求聲稱通過超寬頻信號,因此前端的預處理接收電路必須是一個低噪聲的超寬頻放大器。本文設計的CMOS低噪聲放大器適用於工作頻段為3~5GHz的超寬帶系統。文章從LNA結構的選取開始,然後進行電路分析與設計超寬帶LNA結構選取。
  • cmos帶隙基準電壓源設計
    打開APP cmos帶隙基準電壓源設計 發表於 2017-11-24 15:45:20   cmos帶隙基準源設計電路   為了得到較低的輸出電壓,在兩個電晶體支路上分別並聯一個電阻,根據此原理,設計電路圖[3]如圖2所示。
  • 寬帶RFID阻抗變壓器的設計
    為了幫助阻抗變壓器設計人員,本文對阻抗比為1:4的不平衡到不平衡(unun)寬帶阻抗變壓器的設計進行了探討。這種變壓器在無線通信系統(一般是混合電路、信號合分路器)中很有用,對放大器鏈路的級間耦合也很有益。     這種寬帶unun阻抗變壓器對測試電路、光接收器系統、帶寬帶阻抗匹配的微波電路,以及天線耦合也很有用。
  • 基於SiGe HBT的射頻有源電感設計
    本設計與無源電感相比能極大地減少晶片面積、節約成本,對於射頻集成電路具有很高的應用價值。1 設計理論及方法1. 1 有源電感實現的基本原理有源電感的電路結構有多種形式,其廣泛應用的基本結構是:採用迴轉器和電容組成。迴轉器具有將一個埠上的電壓迴轉為另一個埠上的電流的性質。利用這種性質,電晶體的寄生電容或外接電容可以轉換為電感。
  • UHF寬帶低噪聲放大器設計
    Δ=S11S22 - S21S12)它們分別是源和負載端的穩定性判定因子,只要它們之中有一個大於1,另外一個也必然大於1,而且K也會大於1,此時放大器無條件穩定。寬帶阻抗匹配是一個困難的問題。因為復阻抗通常隨頻率變化, Bode和Fano等人指出,當存在電抗元件時,在寬帶匹配方面有一個實際極限,如式(8)所示: (8)雖然有多種實現寬帶放大器的技術,但是常用的主要有以下兩種:平衡式放大器、反饋式放大器。基於成本和體積的考慮, 我們採用負反饋進行寬帶放大器的設計。
  • 並聯有源電力濾波器交流側濾波電感的優化設計
    本文引用地址:http://www.eepw.com.cn/article/179667.htm關鍵詞:諧波;有源電力濾波器;濾波電感設計     0 引言 並聯有源電力濾波器是一種用於動態抑制諧波和補償無功的新型電力電子裝置,近年來,有源電力濾波器的理論研究和應用均取得了較大的成功
  • 基於反饋技術的寬帶低噪聲放大器的設計
    特別是隨著通信、電子對抗、微波測量等向著寬頻帶、低噪聲、小型化方向發展,放大器的低噪聲和寬頻帶 設計問題得到了越來越廣泛的重視。這裡給出了一個50~300MHz的低噪聲寬帶放大器的設計,該放大器在工作頻段內具有優良的增益平坦度和噪聲係數,能提高接收機的靈敏度。
  • 寬帶阻抗測量儀的設計——信號發生電路設計 (三)
    有源濾波器的設計引入了有源元件—集成運算放大器,由於運算放大器具有近似理想的特性,且可以省去電感,因此可以得到接近理論預測的頻率響應特性,並能減小體積(特別是在低頻時,無源濾波器的電感量較大)。但由於受到運放帶寬的限制,有源濾波器一般僅限於幾百kHz以內的頻帶。無源濾波器採用分立元件進行設計[23],其頻率範圍比較寬,因此一般用於高頻設計。
  • 具有0 dBm LO驅動的寬帶3 GHz至20 GHz高性能集成混頻器
    在該布局中,只需要兩個金屬層,一個厚金屬層用於三個低損耗電感,一個地下通道金屬層用於連接。當有額外的厚金屬層可用時,L1和L3可以垂直耦合,這樣尺寸就會更小,它們之間的磁性耦合也可能會更好。寬帶特性得益於結構簡單,這會導致寄生電容更少。單端信號由L1和L2分壓得到。因此,巴倫的正埠正好是同相位單端信號電壓的一半。
  • 電流源設計小Tips(一):如何選擇合適的運放
    對於工程師來說,電流源是個不可或缺的儀器,也有很多人想做一個合用的電流源,而應用開源套件,就只是用一整套的PCB,元件,程序等成套產品,參與者只需要將套件的東西焊接好,調試一下就可以了,這裡面的技術含量能有多高,而我們能從中學到的技術又能有多少呢?本文只是從講述原理出發,指導大家做個人人能掌控的電流源。
  • 電路設計:上/下拉電阻、串聯匹配/0Ω電阻、磁珠、電感應用
    7、保護cmos內的保護二極體,一般電流不大於10mA。8、通過上拉或下拉來增加或減小驅動電流。9、改變電平的電位,常用在TTL-CMOS匹配。10、在引腳懸空時有確定的狀態。11、增加高電平輸出時的驅動能力。12、為OC門提供電流。
  • 電感和變壓器聯繫與區別分析,差模電感的設計參考
    在電路中用字母「T」(舊標準為「B」)表示。   變壓器是利用其一次(初級)、二次(次級)繞組之間圈數(匝數)比的不同來改變電壓比或電流比,實現電能或信號的傳輸與分配。主要作用有:降低交流電壓、提升交流電壓、信號耦合、變換阻抗、隔離等。
  • 測試電源的輸入瞬變和負載瞬變
    為了使電源輸出超出穩壓範圍,從而得到控制器的最大響應,就需要產生比控制器的響應時間更快的輸入階躍和負載電流階躍,也就是說,開關轉換器的階躍變換必須發生在半個開關周期內。因此要在電路板設計和元件選擇上特別注意,因為測試電路的寄生電感、電容和電阻的大小直接決定了電源和電流階躍的上升時間和幅度。
  • 無線設計中LNA和PA的基本原理
    LNA 的靈敏作用LNA 的作用是從天線獲取極其微弱的不確定信號,這些信號通常是微伏數量級的信號或者低於-100 dBm,然後將該信號放大至一個更有用的水平,通常約為0.5 到1 V(圖1)。具體來看,在50 Ω 系統中10 μV 為-87 dBm,100 μV 等於-67 dBm。
  • 感應加熱電源的負載匹配方案
    以簡單的直流電壓源為例:電源額定電壓Ud=400V,額定電流Id=400A,額定阻抗|Zd|=1Ω,負載阻抗|Z|=1Ω時,電源輸出額定功率;|Z|=0.5Ω時,輸出電流為I=Ud/|Z|=400/0.5=800A,電源過載;|Z|=2Ω時,輸出電流為I=Ud/|Z|=400/2=200A,電源輕載。圖1可清楚的表明以上所說情況。
  • 電感設計的三個原則
    磁芯需加氣隙才能承受較大的直流磁通,如下圖,所以該類電感通常選用鐵粉芯做磁芯(有分散氣隙)。對於PFC、BOOST、BUCK以及DC-DC電感,電感的取值通常由設計要求最大紋波電流(Ripple Current)來決定(通常設計指標是最大紋波電流百分比)。其中,對於BUCK和DC-DC電感,其直流工作點(IAVG)相對恆定,如圖這是在最大直流工作點時,所需的電感最小感值。
  • 一種寬帶軌對軌運算放大器設計
    一種寬帶軌對軌運算放大器設計 王怡倢,李會方,溫 發表於 2011-09-05 14:12:09 設計了一種寬帶軌對軌運算放大器,此運算放大器在3.3 V單電源下供電,採用電流鏡和尾電流開關控制來實現輸入級總跨導的恆定
  • 如何為DC-DC選擇適合的電感和電容
    從小信號角度來看,儘管穩壓環路可以提供足夠的增益和相位裕度,但是開關轉換器在線路或負載瞬態期間仍然可能出現不穩定狀態和振鈴現象。在選擇外部元件時,電源設計工程師應意識到這些局限性,否則其設計就有可能遇到麻煩。  電感器選型  以圖1所示的基本降壓穩壓器為例,說明電感器的選型。
  • 簡單精確的雙向電流源
    接地負載用的雙向電流源結構總是較為複雜。圖1所示的改良型Howland電流泵是實現該功能最常用的選擇。Howland要求使用仔細匹配的電阻或電阻網絡。也可以使用精密差分放大器,但為實現所需性能,可能仍需要進行一些調整。
  • L波段寬帶低相噪VCO的設計與製作
    基於薄膜工藝的LC集成壓控振蕩器有很高的可靠性,但實現不了高Q值的片上電感,因此這種VCO的相位噪聲較差。基於PCB工藝的表貼VCO有更好的相位噪聲性能,但由於寬帶電路匹配困難,電路工作狀態不太穩定,國內尚沒有成熟的能夠覆蓋L波段的VCO產品面世。國外各大射頻器件廠商已經開發出了多款L波段寬帶的VCO,其相位噪聲在偏離載頻10 kHz時為一100 dBc/Hz左右。