隨著近幾年對速率的要求快速提高，新的總線協議不斷的提出更高的速率。傳統的總線協議已經不能夠滿足要求了。串行總線由於更好的抗幹擾性，和更少的信號線，更高的速率獲得了眾多設計者的青睞。而串行總線又尤以差分信號的方式為最多。所以在這篇中整理了些有關差分信號線的設計和大家探討下。
本文引用地址：http://www.eepw.com.cn/article/187105.htm
1.差分信號線的原理和優缺點
差分信號（Differential Signal）在高速電路設計中的應用越來越廣泛，電路中最關鍵的信號往往都要採用差分結構設計，什麼另它這麼倍受青睞呢？在PCB 設計中又如何能保證其良好的性能呢？帶著這兩個問題，我們進行下一部分的討論。 何為差分信號？通俗地說，就是驅動端發送兩個等值、反相的信號，接收端通過比較這兩個電壓的差值來判斷邏輯狀態「0」還是「1」。而承載差分信號的那一對走線就稱為差分走線。
差分信號和普通的單端信號走線相比，最明顯的優勢體現在以下三個方面：
a.抗幹擾能力強，因為兩根差分走線之間的耦合很好，當外界存在噪聲幹擾時，幾乎是同時被耦合到兩條線上，而接收端關心的只是兩信號的差值，所以外界的共模噪聲可以被完全抵消。
b.能有效抑制EMI，同樣的道理，由於兩根信號的極性相反，他們對外輻射的電磁場可以相互抵消，如圖在A-A『的電流是從右到左，那B-B『的是從左到右，那麼按右手螺旋定則，那他們的磁力線是互相抵消的。耦合的越緊密，互相抵消的磁力線就越多。洩放到外界的電磁能量越少。
c.時序定位精確，由於差分信號的開關變化是位於兩個信號的交點，而不像普通單端信號依靠高低兩個閾值電壓判斷，因而受工藝，溫度的影響小，能降低時序上的誤差，同時也更適合於低幅度信號的電路。目前流行的LVDS（low voltage differential signaling）就是指這種小振幅差分信號技術。
2.差分信號的一個實例：LVDS
LVDS（Low Voltage Differential Signaling)是一種低擺幅的電流型差分信號技術，它使得信號能在差分PCB線對或平衡電纜上以幾百Mbps的速率傳輸，其低壓幅和低電流驅動輸出實現了低噪聲和低功耗。LVDS驅動器由一個驅動差分線對的電流源組成通常電流為3.5mA)，LVDS接收器具有很高的輸入阻抗，因此驅動器輸出的電流大部分都流過100Ω的匹配電阻，並在接收器的輸入端產生大約350mA 的電壓。當驅動器翻轉時，它改變流經電阻的電流方向，因此產生有效的邏輯″1″和邏輯″0″狀態。低擺幅驅動信號實現了高速操作並減小了功率消耗，差分信號提供了適當噪聲邊緣和功率消耗大幅減少的低壓擺幅。功率的大幅降低允許在單個集成電路上集成多個接口驅動器和接收器。這提高了PCB板的效能，減少了成本。
不管使用的LVDS傳輸媒質是PCB線對還是電纜，都必須採取措施防止信號在媒質終端發生反射，同時減少電磁幹擾。LVDS要求使用一個與媒質相匹配的終端電阻（100±20Ω），該電阻終止了環流信號，應該將它儘可能靠近接收器輸入端放置。LVDS驅動器能以超過155.5Mbps的速度驅動雙絞線對，距離超過１０ｍ。對速度的實際限制是：
①送到驅動器的TTL數據的速度；
②媒質的帶寬性能。
通常在驅動器側使用復用器、在接收器側使用解復用器來實現多個TTL信道和一個LVDS信道的復用轉換，以提高信號速率，降低功耗。並減少傳輸媒質和接口數，降低設備複雜性。
LVDS接收器可以承受至少±1V的驅動器與接收器之間的地的電壓變化。由於LVDS驅動器典型的偏置電壓為+1.2V，地的電壓變化、驅動器偏置電壓以及輕度耦合到的噪聲之和，在接收器的輸入端相對於接收器的地是共模電壓。這個共模範圍是：+0.2V～+2.2V。建議接收器的輸入電壓範圍為：0V～+2.4V。
3.差分信號的布線要求：
對於PCB 工程師來說，罟刈⒌幕故僑綰穩繁Ｔ謔導首呦咧心芡耆發揮差分走線的這些優勢。也許只要是接觸過Layout 的人都會了解差分走線的一般要求，即差分對的布線有兩點要注意，一是兩條線的長度要儘量一樣長，等長是為了保證兩個差分信號時刻保持相反極性，減少共模分量。另一是兩線的間距(此間距由差分阻抗決定)要一直保持不變，也就是要保持平行。平行的方式有兩種，一為兩條線走在同一走線層(side-by-side)，一為兩條線走在上下相鄰兩層(over-under)。一般以前者side-by-side 實現的方式較多。
等距則主要是為了保證兩者差分阻抗一致，減少反射。對差分對的布線方式應該要適當的靠近且平行。所謂適當的靠近是因為這間距會影響到差分阻抗(differential impedance)的值, 此值是設計差分對的重要參數。需要平行也是因為要保持差分阻抗的一致性。若兩線忽遠忽近, 差分阻抗就會不一致, 就會影響信號完整性(signal integrity)及時間延遲(timing delay)。
下面是差分傳輸線模型
為便於分析，差分線對常常根據它的奇模和偶模阻抗和延遲來描述，而這些與其差模和共模對應的部分是密切相關的，因此可以用方程1 來計算。
這兒Ctot = Cself + Cm 。Cself 是一條線與地之間的電容，而Cm 是兩條線之間的電容。Lself 和Lm 分別是一條線的自電感，和兩條線之間的互電感。
差分阻抗被定義為在兩條差分驅動的導線之間所測得的阻抗。（所謂差分驅動就是指當兩個完全一樣，但極性相反的信號）。差分阻抗是對著奇模阻抗而言的，所謂奇模阻抗是指當兩條導線被差分驅動[3]時，在差分線對中一條傳輸導線的阻抗。偶模阻抗是指當兩條導線都被一個單一的對地共模信號驅動時，在差分線對中兩條導線的阻抗。
利用方程1，可以推得：
差分阻抗
共模阻抗
但所有這些規則都不是用來生搬硬套的，不少工程師似乎還不了解高速差分信號傳輸的本質。下面重點討論一下PCB 差分信號設計中幾個常見的誤區。
誤區一：認為差分信號不需要地平面作為回流路徑，或者認為差分走線彼此為對方提供回流途徑。造成這種誤區的原因是被表面現象迷惑，或者對高速信號傳輸的機理認識還不夠深入。雖然差分電路對於類似地彈以及其它可能存在於電源和地平面上的噪音信號是不敏感的。地平面的部分回流抵消並不代表差分電路就不以參考平面作為信號返迴路徑，其實在信號回流分析上，差分走線和普通的單端走線的機理是一致的，即高頻信號總是沿著電感最小的迴路進行回流，最大的區別在於差分線除了有對地的耦合之外，還存在相互之間的耦合，哪一種耦合強，那一種就成為主要的回流通路。
在PCB 電路設計中，一般差分走線之間的耦合較小，往往只佔10~20%的耦合度，更多的還是對地的耦合，所以差分走線的主要回流路徑還是存在於地平面。當地平面發生不連續的時候，無參考平面的區域，差分走線之間的耦合才會提供主要的回流通路。儘管參考平面的不連續對差分走線的影響沒有對普通的單端走線來的嚴重，但還是會降低差分信號的質量，增加EMI，要儘量避免。也有些設計人員認為，可以去掉差分走線下方的參考平面，以抑制差分傳輸中的部分共模信號，但從理論上看這種做法是不可取的，阻抗如何控制？不給共模信號提供地阻抗迴路，勢必會造成EMI 輻射，這種做法弊大於利。
所以要保持PCB地線層返迴路徑寬而短。儘量不要跨島（跨過相鄰電源或地層的分隔區域。）比如主板設計中的USB和SATA及PCI-EXPRESS等最好不要有跨島的做法。保證這些信號的下面是個完整地平面或電源平面。