下面是電路板布局準則：
1. 電源線與回線儘可能靠近，最好的方法各走一面。
2. 為模擬電路提供一條零伏回線，信號線與回程線小與5：1。
3. 針對長平行走線的串擾，增加其間距或在走線之間加一根零伏線。
4. 手工時鐘布線，遠離I/O電路，可考慮加專用信號回程線。
5. 關鍵線路如復位線等接近地回線; 為使串擾減至最小，採用雙面＃字型布線。
6. 高速線避免走直角; 強弱信號線分開。
1. 屏蔽 > 模型：
屏蔽效能SE(dB)＝反射損耗R(dB)＋吸收損耗A(dB)
高頻射頻屏蔽的關鍵是反射，吸收是低頻磁場屏蔽的關鍵機理。
2. 工作頻率低於1MHz時，噪聲一般由電場或磁場引起，(磁場引起時幹擾，一般在幾百赫茲以內)，1MHz以上，考慮電磁幹擾。單板上的屏蔽實體包括變壓器、傳感器、放大器、DC/DC模塊等。更大的涉及單板間、子架、機架的屏蔽。
3. 靜電屏蔽不要求屏蔽體是封閉的，只要求高電導率材料和接地兩點。電磁屏蔽不要求接地，但要求感應電流在上有通路，故必須閉合。磁屏蔽要求高磁導率的材料做 封閉的屏蔽體，為了讓渦流產生的磁通和幹擾產生的磁通相消達到吸收的目的，對材料有厚度的要求。高頻情況下，三者可以統一，即用高電導率材料(如銅)封閉並接地。
4. 對低頻，高電導率的材料吸收衰減少，對磁場屏蔽效果不好，需採用高磁導率的材料(如鍍鋅鐵)。
5. 磁場屏蔽還取決於厚度、幾何形狀、孔洞的最大線性尺寸。
6. 磁耦合感應的噪聲電壓UN＝jwB.A.coso＝jwM.I1，(A為電路2閉合環路時面積；B為磁通密度；M為互感；I1為幹擾電路的電流。降低噪聲電壓，有兩個途徑，對接收電路而言，B、A和COS0必須減小；對幹擾源而言，M和I1必須減小。雙絞線是個很好例子。它大大減小電路的環路面積，並同時在絞合的另一根芯線上產生相反的電動勢。
7. 防止電磁洩露的經驗公式：縫隙尺寸
1. 300KHz以下一般單點接地，以上多點接地，混合接地頻率範圍50KHz～10MHz。另一種分法是：
2. 接地方式：樹形接地
信號電路屏蔽罩的接地（接地點選在放大器等輸出端的地線上）
3. 對於射頻電路接地，要求接地線儘量要短或者根本不用接線而實現接地。最好的接地線是扁平銅編織帶。當地線長度是λ/4波長的奇數倍時，阻抗會很高，同時相當λ/4天線，向外輻射幹擾信號。
4. 單板內數字地、模擬地有多個，只允許提供一個共地點，接地還包括用導線做電源回線和搭接等。
1. 選擇EMI信號濾波器濾除導線上工作不需要的高頻幹擾成份，解決高頻電磁輻射與接收幹擾。它要保證良好接地。分線路板安裝濾波器、貫通濾波器、連接器濾波器。從電路形式分，有單電容型、單電感型、L型、π型。π型濾波器通帶到阻帶的過渡性能最好，最能保證工作信號質量。
一個典型信號的頻譜：
2. 選擇交直流電源濾波器抑制內外電源線上的傳導和輻射幹擾，既防止EMI進入電網，危害其它電路，又保護設備自身。它不衰減工頻功率。DM(差摸)幹擾在頻率 < 1mhz時佔主導地位。cm在=""> 1MHz時，佔主導地位。
3. 使用鐵氧體磁珠安裝在元件的引線上，用作高頻電路的去耦，濾波以及寄生振蕩的抑制。
4. 儘可能對晶片的電源去耦(1-100nF)，對進入板極的直流電源及穩壓器和DC/DC轉換器的輸出進行濾波(uF)
注意減小電容引線電感，提高諧振頻率，高頻應用時甚至可以採取四芯電容。電容的選取是非常講究的問題，也是單板EMC控制的手段。
從傳輸線的阻抗匹配到元器件的EMC控制，從生產工藝到扎線方法，從編碼技術到軟體抗幹擾等都是屬於單板的幹擾抑制。一個機器的孕育及誕生實際上是EMC工程，最重要的是需要工程師們在設計中提高和加強EMC意識。