翻譯自——tomshardware
摘要：摩爾定律的核心理念是提高電晶體的密度，現在我們通過並行化或者改進封裝來實現。
臺積電錶示，儘管最近的時代思潮與摩爾定律相反，但摩爾定律依然存在。臺積電還展示了一個巨大的2500平方米的矽中介層，包括8個HBM內存晶片和兩個大處理器。本文講述了臺積電如何利用多層堆疊的方法來提高晶片性能。
臺積電新任全球營銷主管Godfrey Cheng在博客中寫道：摩爾定律與性能無關，而是與電晶體密度有關。傳統的方法，雖然性能是通過提高時鐘速度和體系結構來提高的，但今天是通過矽架構創新和計算工作負載的線程化或並行化達到高性能目的，因此這需要增加晶片大小。這就說明了電晶體密度的重要性，因為晶片成本與其面積成正比。
臺積電正利用其最新的N5P流程節點(N5P process node)解決這一問題。該節點是臺積電幾周前宣布的N5節點的改進版本。與N5相比，該節點將提供7%的高性能或15%的低功耗，預計2021年實現。Cheng說，它將擁有世界上最高的電晶體密度，儘管到那時英特爾的7nm工藝可能已經佔據了這一優勢。但臺積電錶示，5nm製程並非終點。
「在了解了我們的技術路線圖後，我可以有把握地說，臺積電在未來幾年裡將繼續開拓創新，我們將繼續縮小單個電晶體的體積，並繼續提高密度。」在未來的幾個月和幾年裡，隨著我們向新的節點邁進，你們將會聽到更多來自我們的消息。」
電晶體微縮當然受到原子極限的限制。電流電晶體的柵長約為20nm，而水分子的尺寸為0.275nm。Godfrey Cheng指出，由於摩爾定律本質上是建立在密度增加的基礎上，可以通過多種方法將更多電晶體壓縮在集成電路中。第一是改進封裝，這是晶片外殼的行業術語；另一種方法是從矽轉向二維材料，臺積電正在元素周期表中尋找這種材料。
「通過潛在地使用這些新材料，如果它的密度大幅提高的話，我們就可以在稱為單片3D集成電路的東西中堆積多層電晶體。你可以在GPU之上添加CPU，在AI邊緣引擎之上添加CPU，在兩者之間添加內存層。摩爾定律並沒有消亡，還有許多不同的途徑可以繼續增加密度。」
他繼續說到系統級性能問題。保持CPU、GPU和AI處理器等晶片的數據供應是很重要的，因此提供接近內近核心的內存以降低延遲和能量異常關鍵。臺積電已經從設計與工藝聯合優化(DTCO)時代過渡到系統-技術協同優化(STCO)時代。
這是通過先進的封裝完成的，其中臺積電支持矽基插入器和矽基扇出型封裝集成，它還擁有將晶片堆疊在晶片上，或將晶片堆疊在其他晶片之上的技術。臺積電展示了一個接近2500平方米的世界上最大的矽中介層，其上放置了2個600平方米的處理器和8個75平方米的HBM內存晶片，這使得基於插入器的封裝上有1800平方米的計算和內存矽，遠遠超過傳統的網格大小限制的兩倍。
臺積電並不是唯一一家致力於先進封裝的公司，英特爾(Intel)最近也展示了一些令人印象深刻的封裝技術。
另一方面，《電子時報》周三報導稱，臺積電將投資65億美元擴大晶圓廠產能。報告還說，該公司略微上調了今年的資本支出預測(超過110億美元，而此前的預測是100億至110億美元)，這表明需求好於預期。
延伸閱讀
HBM？
HBM（High bandwidth memory）是一款新型的CPU/GPU內存晶片（即「RAM」），就像摩天大廈中的樓層一樣可以垂直堆疊。基於這種設計，信息交換的時間將會縮短。這些堆疊的晶片通過稱為「中介層 (Interposer)」的超快速互聯方式連接至 CPU 或 GPU。將HBM的堆棧插入到中介層中，放置於 CPU 或 GPU 旁邊，然後將組裝後的模塊連接至電路板。
儘管這些HBM堆棧沒有以物理方式與CPU或GPU集成，但通過中介層緊湊而快速地連接後，HBM 具備的特性幾乎和晶片集成的RAM一樣。
功耗效率
在過去的七年裡，GDDR5 在業界發揮了重要作用。迄今為止，這項顯存技術中的海量存儲功能幾乎應用在每個高性能顯卡上。
但是隨著顯卡晶片的快速發展，人們對快速傳輸信息（「帶寬」）的要求也在不斷提高。GDDR5 已經漸漸不能滿足人們對帶寬的需要，技術發展也已進入了瓶頸期。每秒增加1GB的帶寬將會帶來更多的功耗，這不論對於設計人員還是消費者來說都不是一個明智、高效或合算的選擇。因此，GDDR5 將會漸漸阻礙顯卡晶片性能的持續增長。HBM 重新調整了內存的功耗效率，使每瓦帶寬比 GDDR5 高出 3 倍還多。
更小巧的外形設計
除了性能和功耗外，HBM在節省產品空間方面也獨具匠心。隨著遊戲玩家對更輕便高效的電腦追求，HBM 應運而生，它小巧的外形令人驚嘆，使遊戲玩家可以擺脫笨重的GDDR5晶片，盡享高效。此外，HBM比GDDR5節省了94%的表面積！