比官方宣傳還猛!臺積電5nm電晶體密度比7nm提高88%

2020-12-06 快科技

一般來說,官方宣傳數據都是最理想的狀態,有時候還會摻雜一些水分,但是你見過實測比官方數字更漂亮的嗎?

臺積電已在本月開始5nm工藝的試產,第二季度內投入規模量產,蘋果A14、華為麒麟1020、AMD Zen 4等處理器都會使用它,而且消息稱初期產能已經被客戶完全包圓,尤其是蘋果佔了最大頭。

臺積電尚未公布5nm工藝的具體指標,只知道會大規模集成EUV極紫外光刻技術,不過在一篇論文中披露了一張電晶體結構側視圖。

WikiChips經過分析後估計,臺積電5nm的柵極間距為48nm,金屬間距則是30nm,鰭片間距25-26nm,單元高度約為180nm,照此計算,臺積電5nm的電晶體密度將是每平方毫米1.713億個。

相比於初代7nm的每平方毫米9120萬個,這一數字增加了足足88%,而臺積電官方宣傳的數字是84%。

雖然這些年摩爾定律漸漸失效,雖然臺積電的工藝經常面臨質疑,但不得不佩服臺積電的推進速度,要知道16nm工藝量產也只是不到5年前的事情,那時候的電晶體密度才不過每平方毫米2888萬個,5nm已經是它的幾乎六倍!

另外,臺積電10nm工藝的電晶體密度為每平方毫米5251萬個,5nm是它的近3.3倍。

相關焦點

  • 臺積電5nm電晶體密度最新估計:比7nm提高88%
    臺積電尚未公布5nm工藝的具體指標,只知道會大規模集成EUV極紫外光刻技術,不過在一篇論文中披露了一張電晶體結構側視圖。5nm密度估算WikiChips經過分析後估計,臺積電5nm的柵極間距為48nm,金屬間距則是30nm,鰭片間距25-26nm,單元高度約為180nm,照此計算,臺積電5nm的電晶體密度將是每平方毫米1.713億個。
  • 臺積電5nm代工價曝光:一片晶圓比7nm幾乎貴了一倍
    隨著蘋果A14處理器的推出,臺積電的5nm產線已經滿載,正馬不停蹄地趕工中,畢竟除了iPad Air 4,後續還有iPhone 12系列,年底前甚至還有5nm Apple Silicon(A14X?)。下面來探討一個趣味問題,找臺積電代工5nm,需要多少錢?
  • 同樣是臺積電7nm,蘋果和華為的7nm其實不一樣
    我們也期望通過粗淺地闡述不同7nm工藝在參數方面的差別,來大致看一看如今的工藝製程有著什麼樣的市場宣傳範式。通過對不同7nm、8nm工藝的認識進一步加深,也有助於我們搞清楚這些數字實際意味著什麼,以及「摩爾定律」背後的這些電晶體現如今究竟在以怎樣的步伐邁進。驍龍855有兩種7nm?臺積電(TSMC)是從2018年4月開始大規模量產7nm製程的。
  • 華為蘋果追逐的7nm5nm晶片有什麼差異,為什麼都要抱臺積電大腿?
    5nm製程晶片已經研發成功,只是等待臺積電大規模量產還需要一定時間,具體來說至少要等到2020年下半年才會大批量面世,比如大家期待的蘋果A14、海思麒麟1020、高通875等等。那麼,肯定有小白要問了:5nm和7nm相差不多,為什麼華為和蘋果等廠商要競相加快研發並積極抱著臺積電的大腿呢?
  • 臺積電:摩爾定律還活著,電晶體密度還可更進一步
    翻譯自——tomshardware摘要:摩爾定律的核心理念是提高電晶體的密度,現在我們通過並行化或者改進封裝來實現。臺積電錶示,儘管最近的時代思潮與摩爾定律相反,但摩爾定律依然存在。臺積電還展示了一個巨大的2500平方米的矽中介層,包括8個HBM內存晶片和兩個大處理器。本文講述了臺積電如何利用多層堆疊的方法來提高晶片性能。臺積電新任全球營銷主管Godfrey Cheng在博客中寫道:摩爾定律與性能無關,而是與電晶體密度有關。
  • 晶片製程之戰:從7nm到5nm,同場競技哪家強?
    尺寸越小意味著在相同面積之內可以儲存更多的電晶體,從而達到更快的運行速度,並降低能耗。製程工藝的進步將會為晶片帶來哪些屬性的提升呢?5nm製程工藝目前還沒有商用,我們不妨用10nm和7nm做個對比。以華為麒麟處理器來看,從麒麟970(臺積電10nm製程工藝)到麒麟980(臺積電7nm製程工藝),其電晶體數量從55億上升至69億,同比增長25.5%,這也導致其CPU性能提升50%、GPU性能提升100%、NPU性能也提升了100%。當然,製程工藝的提升除了會改變處理器的性能外,還會降低功耗、縮短產品研發周期等,這也是行業不斷提升晶片製程工藝的原因所在。
  • 臺積電2nm大突進,三星慌了
    曾幾何時,傳統技術在遭遇瓶頸的情況下,Fin-FET成功為「摩爾定律」續了命,推動晶片朝著20nm及以下更高電晶體密度的方向繼續發展到7nm,5nm甚至是3nm。  顧名思義,這種技術與Fin-FET相似,但要求電晶體內部的矽通道完全被柵極材料包圍,而不是像Fin-FET一樣被柵極材料覆蓋。  因此,這種技術可以增加電晶體密度,同時增加溝道的縮放潛力,解決了電壓調節的問題進而降低電壓縮放造成的功耗,同時還能提高性能。
  • 【臺積電5nm晶圓每片成本約1.7萬美元,遠超7nm】
    懂球帝首頁>足球新聞> 【臺積電5nm晶圓每片成本約1.7萬美元,遠超7nm】 【臺積電5nm晶圓每片成本約1.7萬美元,遠超7nm】 一枚默默無聞的電晶體 09-25 10:46 【臺積電5nm晶圓每片成本約1.7萬美元,遠超
  • 臺積電2024年量產突破性的2nm MBCFET電晶體
    臺積電的2nm節點將標誌著當前晶片製造技術的重大跨越目前,臺積電的最新製造節點是其第一代5納米工藝,該工藝將用於為2020年蘋果旗艦智慧型手機構建處理器。通俗地講,「節點」指的是電晶體「鰭」的尺寸測量。與「 FinFET」(鰭式場效應電晶體)相反,該術語用來描述由臺積電和韓國Chaebol三星電子的三星代工部門製造的產品上的電晶體設計,而臺積電的2nm工藝將採用差分電晶體設計。該設計被稱為多橋溝道場效應(MBCFET)電晶體,它是對先前FinFET設計的補充。
  • 先不上GAA電晶體 臺積電第一代3nm工藝將繼續用FinFET技術
    儘管三星追的很緊,但臺積電今年上半年就要開始量產5nm工藝了,本年度內蘋果、華為的A14及麒麟1020晶片訂單已經在手了。再下一個節點就是3nm工藝了,這個節點非常重要,因為摩爾定律一直在放緩,FinFET電晶體一度被認為只能延續到5nm節點,3nm要換全新技術方向。
  • 臺積電第四季度7nm、5nm晶片將滿產能出貨
    打開APP 臺積電第四季度7nm、5nm晶片將滿產能出貨 雪花 發表於 2020-12-02 09:54:24 之前有消息稱臺積電5nm、7nm訂單非常的多,到底有多少呢?
  • 臺積電7nm工藝_7nm工藝意味著什麼
    不過FinFET工藝的極限是7nm製程,第一代的7nm工藝還將會繼續使用FinFET工藝,但是接下來就需要依賴極紫外光刻機了。   FinFET工藝的製造   前面提到的FinFET可以理解為立體的電晶體,傳統平面的電晶體所採用的是FD-SOI工藝。
  • 7nm物理極限!1nm電晶體又是什麼鬼?
    為什麼說7nm是物理極限?縮短電晶體柵極的長度可以使CPU集成更多的電晶體或者有效減少電晶體的面積和功耗,並削減CPU的矽片成本。正是因此,CPU生產廠商不遺餘力地減小電晶體柵極寬度,以提高在單位面積上所集成的電晶體數量。
  • 別再盯著7nm還是14nm工藝了,都是沒有實際意義的營銷噱頭
    所以如果回歸到源頭的話,我們就應該清楚真正重要的是電晶體密度。電晶體密度以MTr /mm計算,代表每平方毫米數百萬個電晶體。從相關資料看Intel14n的m工藝達到了43.5MTr /mm,10nm工藝達到了100.8MTr /mm,而臺積電方面7nm工藝達到了95.3MTr /mm,7nm+ EUV工藝115.8MTr /mm,5nm EUV工藝171.3,因此Intel的10nm的確是比臺積電7nm要多。
  • 臺積電宣布明年試產5nm晶片!量子穿隧問題該如何解決?
    大家好,歡迎收看本期極客有態度在半導體中,目前最先進的工藝無非就是7nm了。今年9月份,蘋果發布了新的產品IPhone XS IPhoneXS Max 以及IPhone XR。它們搭載的都是基於臺積電7nm工藝打造的A12處理器,在發布會上也是花了大量的篇幅去介紹A12,當然除了蘋果,華為的新旗艦麒麟980也同樣採用的臺積電的7nm工藝。自從格羅方德放棄了7nm製程的研發以後,臺積電就成為了世界上能大量生產代工7nm的獨苗,連往日的三星也沒了神氣。可見7nm真的是難住了各路英雄好漢。很多網友也是擔心是不是半導體的路已經到頭了?
  • ...Intel將在2023年推出5nm GAA工藝-Intel,5nm,GAA,電晶體,工藝...
    Intel之前已經宣布在2021年推出7nm工藝,首發產品是數據中心使用的Ponte Vecchio加速卡。7nm之後的5nm工藝更加重要了,因為Intel在這個節點會放棄FinFET電晶體轉向GAA電晶體。
  • XX nm製造工藝是什麼概念?實現7nm製程工藝為什麼這麼困難?
    目前僅剩下的7nm工藝也只有臺積電能夠在現階段實現量產。今天與非網小編就來與大家探討一些關於7nm工藝製程的問題。 也許有的看官還雲裡霧裡,等會兒,先告訴我這個XX nm到底是啥意思?別急,下面就來說了。 XX nm製造工藝是什麼概念?晶片的製造工藝常常用90nm、65nm、40nm、28nm、22nm、14nm來表示。
  • 最前線丨3nm、5nm製程技術還沒捂熱,臺積電又要開始研發2nm的晶片了
    臺積電在先進位程方面的速度一直很快——在「晶片之王」英特爾還戀戰14nm支撐的時候,臺積電此前宣布已經製造出10億顆良率完好的7nm晶片;5nm雖然已經量產,但產能還是很有限,還在持續提升中;另外3nm製程也預計在2021年風險量產,在2022年下半年量產,這次臺積電內部又將2nm晶片提上了日程。有業界聲音估計,臺積電2nm將在2023年至2024年推出。
  • 臺積電3nm技術論壇延期 三星將在3nm節點放棄FinFET電晶體
    打開APP 臺積電3nm技術論壇延期 三星將在3nm節點放棄FinFET電晶體 快科技 發表於 2020-03-19 09:23:39
  • 臺積電:2nm晶片研發重大突破,1nm也沒問題
    據臺媒透露,有別於3nm與5nm採用鰭式場效電晶體(FinFET)架構,臺積電2nm改採全新的多橋通道場效電晶體(MBCFET)架構,研發進度超前。據悉,臺積電去年成立了2nm專案研發團隊,尋找可行路徑進行開發。