先不上GAA電晶體 臺積電第一代3nm工藝將繼續用FinFET技術

2020-12-03 驅動之家

儘管三星追的很緊,但臺積電今年上半年就要開始量產5nm工藝了,本年度內蘋果、華為的A14及麒麟1020晶片訂單已經在手了。

再下一個節點就是3nm工藝了,這個節點非常重要,因為摩爾定律一直在放緩,FinFET電晶體一度被認為只能延續到5nm節點,3nm要換全新技術方向。

在這方面,三星將轉向GAA環繞柵極電晶體,根據官方所說,基於全新的GAA電晶體結構,三星通過使用納米片設備製造出了MBCFET(Multi-Bridge-Channel FET,多橋-通道場效應管),該技術可以顯著增強電晶體性能,主要取代FinFET電晶體技術。

此外,MBCFET技術還能兼容現有的FinFET製造工藝的技術及設備,從而加速工藝開發及生產。

具體來說,與現在的7nm工藝相比,3nm工藝可將核心面積減少45%,功耗降低50%,性能提升35%。

由於之前在先進工藝上進度落後了,三星在3nm進行了一場豪賭,是第一個大規模上馬GAA技術的,目的就是希望通過激進的手段迅速扭轉晶圓代工市場上的地位,GAA成敗很關鍵。

相比之下,臺積電也在投資200億美元建設3nm晶圓廠,但一直沒有公布3nm的技術細節,其技術路線選擇將對未來先進晶片的代工產生重大影響。

根據最新的消息,臺積電可能沒有三星這麼激進,在3nm節點也會跟之前的7nm工藝一樣採取兩步走的方式,第一代3nm工藝還會繼續改進FinFET電晶體工藝,在第二代3nm或者2nm節點才會升級到GAA電晶體技術。

這樣做一方面是出於技術研發的考慮,臺積電在GAA技術上落後三星12到18個月,另一方面則是要在進度上趕超,2021年3月份就準備試產,所以不能急著上GAA工藝,先用FinFET工藝頂上。

臺積電在4月份會有一次專門的發布會,屆時會正式公布3nm工藝的技術細節。

相關焦點

  • 臺積電3nm技術論壇延期 三星將在3nm節點放棄FinFET電晶體
    打開APP 臺積電3nm技術論壇延期 三星將在3nm節點放棄FinFET電晶體 快科技 發表於 2020-03-19 09:23:39
  • FinFET技術物理極限是5nm,臺積電採用GAA技術成功突破2nm
    GAA全稱Gate All Around,中文名字叫做環繞式柵極,隨著電晶體到達5nm,FinFET已經達到了物理極限,如果再生產3nm或2nm,FinFET技術已經無法滿足電晶體的製造要求了,GAA技術的誕生解決了這個問題,其原理就是增加閘極與電子通道的接觸面積,可以增加控制效果減少漏電流,通過這個技術能夠對晶片核心的電晶體進行重新設計和改造
  • 臺積電7nm工藝_7nm工藝意味著什麼
    不過FinFET工藝的極限是7nm製程,第一代的7nm工藝還將會繼續使用FinFET工藝,但是接下來就需要依賴極紫外光刻機了。   FinFET工藝的製造   前面提到的FinFET可以理解為立體的電晶體,傳統平面的電晶體所採用的是FD-SOI工藝。
  • Intel/臺積電命根子!FinFET工藝詳解:7nm是物理極限
    採用FinFET工藝的第三代酷睿處理器最早使用FinFET工藝的是英特爾,他們在22納米的第三代酷睿處理器上使用FinFET工藝,隨後各大半導體廠商也開始轉進到FinFET工藝之中,其中包括了臺積電16nm、10nm、三星14nm、10nm以及格羅方德的14nm。
  • FinFET逐漸失效不可避免,英特爾研發全新設計的電晶體GAA-FET
    隨著製程工藝的升級,電晶體的製作也面臨著困難,英特爾最早在22nm節點上首發了FinFET工藝,當時叫做3D電晶體,就是將原本平面的電晶體變成立體的FinFET電晶體,提高了性能,降低了功耗。 FinFET電晶體隨後也成為全球主要晶圓廠的選擇,一直用到現在的7nm及5nm工藝。 隨著製程技術的升級,晶片的電晶體製作也面臨著瓶頸。
  • 國內某大學成功驗證實現3nm關鍵技術:GAA電晶體
    tetednc近日,復旦大學微電子學院網站發布消息,該校周鵬團隊針對具有重大需求的3-5納米節點電晶體技術,驗證了雙層溝道厚度分別為0.6 /1.2納米的圍柵多橋溝道電晶體(GAA,Gate All Around,也譯作環繞柵極電晶體),實現了高驅動電流和低洩漏電流的融合統一,為高性能低功耗電子器件的發展提供了新的技術途徑。
  • 臺積電2024年量產突破性的2nm MBCFET電晶體
    臺積電的2nm節點將標誌著當前晶片製造技術的重大跨越目前,臺積電的最新製造節點是其第一代5納米工藝,該工藝將用於為2020年蘋果旗艦智慧型手機構建處理器。通俗地講,「節點」指的是電晶體「鰭」的尺寸測量。與「 FinFET」(鰭式場效應電晶體)相反,該術語用來描述由臺積電和韓國Chaebol三星電子的三星代工部門製造的產品上的電晶體設計,而臺積電的2nm工藝將採用差分電晶體設計。該設計被稱為多橋溝道場效應(MBCFET)電晶體,它是對先前FinFET設計的補充。
  • GAA技術給摩爾定律續命,臺積電先進5、4、3、2、1nm晶片工藝製程布局
    臺積電先進5nm、4nm、3nm、2nm、1nm晶片工藝製程持續推進。ycgEETC-電子工程專輯雖然英特爾規劃的7nm工藝比臺積電的5nm工藝電晶體密度還大,但是後年都很難量產,估計要到2023年,那時臺積電更先進的2nm工藝都量產了。
  • ...Intel將在2023年推出5nm GAA工藝-Intel,5nm,GAA,電晶體,工藝...
    Intel之前已經宣布在2021年推出7nm工藝,首發產品是數據中心使用的Ponte Vecchio加速卡。7nm之後的5nm工藝更加重要了,因為Intel在這個節點會放棄FinFET電晶體轉向GAA電晶體。
  • 臺積電2nm工藝重大突破!2023年投入試產
    來源:快科技這幾年,天字一號代工廠臺積電在新工藝進展上簡直是開掛一般的存在,7nm工藝全面普及,5nm工藝一路領先,3nm工藝近在眼前,2nm工藝也進展神速。根據最新報導,臺積電已經在2nm工藝上取得一項重大的內部突破,雖未披露細節,但是據此樂觀預計,2nm工藝有望在2023年下半年進行風險性試產,2024年就能步入量產階段。臺積電還表示,2nm的突破將再次拉大與競爭對手的差距,同時延續摩爾定律,繼續挺進1nm工藝的研發。
  • 臺積電2nm工藝重大突破:1nm還遠嗎?
    如今5nm才剛剛起步,臺積電的技術儲備就已經緊張到了2nm,並朝著1nm邁進。根據最新報導,臺積電已經在2nm工藝上取得一項重大的內部突破,雖未披露細節,但是據此樂觀預計,2nm工藝有望在2023年下半年進行風險性試產,2024年就能步入量產階段。
  • Intel放棄FinFET電晶體轉向GAA電晶體 GAA工藝性能提升或更明顯
    7nm之後的5nm工藝更加重要了,因為Intel在這個節點會放棄FinFET電晶體轉向GAA電晶體。 隨著製程工藝的升級,電晶體的製作也面臨著困難,Intel最早在22nm節點上首發了FinFET工藝,當時叫做3D電晶體,就是將原本平面的電晶體變成立體的FinFET電晶體,提高了性能,降低了功耗。
  • 中國攻克3mm工藝關鍵技術,復旦成功驗證GAA電晶體
    這則消息來自復旦大學微電子學院,該校的周鵬團隊針對具有重大需求的3-5納米節點電晶體技術,驗證了雙層溝道厚度分別為0.6 /1.2納米的圍柵多橋溝道電晶體,實現了高驅動電流和低洩漏電流的融合統一,為高性能低功耗電子器件的發展提供了新的技術途徑,相關的成功將會在第
  • FinFET工藝之後 電晶體技術何去何從?
    >FinFET工藝之後 電晶體技術何去何從?  在近期內,從先進的晶片工藝路線圖中看已經相當清楚。晶片會基於今天的FinFET工藝技術或者另一種FDSOI工藝的平面技術,有望可縮小到10nm節點。但是到7nm及以下時,目前的CMOS工藝路線圖已經不十分清晰。  半導體業已經探索了一些下一代電晶體技術的候選者。例如在7nm時,採用高遷移率的FinFET,及用III-V族元素作溝道材料來提高電荷的遷移率。
  • 三星即將宣布3nm以下工藝路線圖 挑戰矽基半導體極限
    在半導體工藝上,臺積電去年量產了7nm工藝(N7+),今年是量產第二代7nm工藝(N7+),而且會用上EUV光刻工藝,2020年則會轉向5nm節點,目前已經開始在Fab 18工廠上進行了風險試產,2020年第二季度正式商業化量產。
  • AMD將是今年臺積電7nm工藝的第一大客戶
    打開APP AMD將是今年臺積電7nm工藝的第一大客戶 TechWeb.com.cn 發表於 2021-01-15 10:55:08
  • 產業鏈人士:臺積電第二代3nm工藝計劃2023年推出 蘋果率先利用
    【TechWeb】12月2日消息,據英文媒體報導,在5nm工藝大規模量產,為蘋果等廠商代工相關的晶片之後,臺積電下一階段晶片製程工藝研發及量產的重點就將是更先進的3nm工藝,廠房在上個月已經完工,計劃在2021年風險試產,2022年下半年大規模量產。
  • 為3nm工藝鋪路:臺積電最強晶片新技術
    隨著這幾年7nm和5nm工藝的相繼投產,新製程工藝為臺積電帶來了可觀的收入,當然他們也投入了非常多的精力與資金去研發新的工藝來保持領先優勢,前兩天台積電為臺南科學工業園的新廠房舉行了竣工儀式,這是他們未來的3nm工廠,預計2022年下半年臺積電3nm工藝就會投產。
  • 用錢堆出來的FinFET工藝
    5納米的另一個工藝是N5P,預計2020年第一季開始試產,2021年進入量產。與5nm製程相較在同一功耗下可再提升7%運算效能,或在同一運算效能下可再降低15%功耗。至於3和2納米,臺積電錶示已經在研發中,雖然製程細節2020年4月將見分曉。但3納米和2納米的工藝建設計劃已經公布。
  • 實現2nm工藝突破,臺積電為何能給「摩爾定律」續命?
    根據報導,GAA技術是2006年由科學技術研究院和國家納米晶圓中心開發的一種基於全能門FinFET技術的電晶體,而三星正率先在3nm工藝上採用了基於GAA技術開發的MBCFET架構形態。出於穩健考慮,臺積電則選擇在第一代3nm工藝將繼續用FinFET技術,而2nm工藝上採用了三星一樣的MBCFET架構。