晶片製造特別是高端晶片製造一直是中國被卡脖子的關鍵技術，中芯國際的7nm就一直還未量產，而最近傳出國內某大學成功驗證實現3nm關鍵技術，我們來看看到底怎麼回事？tetednc
近日，復旦大學微電子學院網站發布消息，該校周鵬團隊針對具有重大需求的3-5納米節點電晶體技術，驗證了雙層溝道厚度分別為0.6 /1.2納米的圍柵多橋溝道電晶體（GAA，Gate All Around，也譯作環繞柵極電晶體），實現了高驅動電流和低洩漏電流的融合統一，為高性能低功耗電子器件的發展提供了新的技術途徑。tetednc
據悉，相關成果以《0.6/1.2納米溝道厚度的高驅動低洩漏電流多橋溝道電晶體》（High Drive and Low Leakage Current MBC FET with Channel Thickness 1.2nm/0.6nm）為題，於北京時間12月16日在第66屆國際電子器件大會（IEDM，International Electron Device Meeting）在線發布。（註：IEDM是微電子器件領域的國際頂級會議，是國際學術界和頂尖半導體公司的研發人員發布先進技術和最新進展的重要窗口。）tetednc
隨著集成電路製造工藝進入到5納米技術節點以下，傳統電晶體微縮提升性能難以為繼，技術面臨重大革新。採用多溝道堆疊和全面柵環繞的新型多橋溝道電晶體乘勢而起，利用GAA結構實現了更好的柵控能力和漏電控制，被視為3-5納米節點電晶體的主要候選技術。現有工藝已實現了7層矽納米片的GAA多橋溝道電晶體，大幅提高驅動電流，然而隨著堆疊溝道數量的增加，漏電流也隨之增加，導致的功耗不可忽視。tetednc
tetednc
雙橋溝道電晶體示意圖及其性能圖tetednc
針對上述問題，周鵬團隊設計並製備出超薄圍柵雙橋溝道電晶體，利用二維半導體材料優秀的遷移率，和圍柵增強作用的特點，驅動電流與普通MoS2電晶體相比提升超過400%，室溫下可達到理想的亞閾值擺幅（60mV/dec）。同時，出色的靜電調控與較大的禁帶寬度可有效降低漏電流。該器件驅動電流與7疊層矽GAA電晶體可相比擬，漏電流卻只有矽器件的1.9%，降低了兩個數量級，在未來高性能低功耗電晶體技術領域具有廣闊的應用前景。tetednc
在此之前，業界普遍採用的是華人教授胡正明團隊研製的FinFET（鰭式場效應電晶體）技術，GAA電晶體被認為是最優秀的繼任者。按照目前各大公司發布的信息，三星打算從2022年投產的第一代3nm就引入GAA電晶體，據介紹，基於全新的GAA電晶體結構，三星通過使用納米片設備製造出了MBCFET（Multi－Bridge－Channel FET，多橋－通道場效應管），該技術可以顯著增強電晶體性能，主要取代FinFET電晶體技術。此外，MBCFET技術還能兼容現有的FinFET製造工藝的技術及設備，從而加速工藝開發及生產。tetednc
tetednc
臺積電略保守，3nm節點也會跟之前的7nm工藝一樣採取兩步走的方式，第一代3nm工藝還會繼續改進FinFET電晶體工藝，在第二代3nm或者2nm節點才會升級到GAA電晶體技術。這樣做一方面是出於技術研發的考慮，臺積電在GAA技術上落後三星12到18個月，另一方面則是要在進度上趕超，2021年3月份就準備試產，所以不能急著上GAA工藝，先用FinFET工藝頂上。tetednc
復旦大學的這項研究工作主要由周鵬團隊黃曉合和劉春森博士完成，得到了微電子學院院長張衛教授的指導和國家自然科學基金傑出青年科學基金、應急重點項目及上海市集成電路重點專項等項目的資助，以及復旦大學專用集成電路與系統國家重點實驗室的支持。tetednc
注意：該團隊是驗證實現3nm的關鍵技術：GAA電晶體，而非整個晶片技術，也不是晶片製造技術。tetednc