目前，全球FinFET（立體）工藝已邁入5納米製程，FD-SOI（平面）工藝也邁進了12納米進程。但英特爾、臺積電、三星都在準備3納米甚至2納米工藝。據悉針對下一個節點3納米，正在開發一種全新設計的電晶體（GAA-FET，gate-all-around Field-Effect Transistor），和目前使用的FinFET又不一樣。
但不管是先前的MOSFET、當下的FinFET還是未來的GAA，雖然形狀和材料發生了變化，但其本徵沒有變，說到底都是場效應電晶體（FET，Field-Effect Transistor）。場效應電晶體自1959年發明以來，包含同樣的基本結構：柵極（Gate）、源極（Source）、漏極（Drain）。
今天我們就來談談FinFET。
FinFET工藝的概念
FinFET稱為鰭式場效應電晶體（Fin Field-Effect Transistor），是由美籍華人科學家胡正明（Chenming Hu ）教授在1999年提出來的。其中的Fin在構造上與魚鰭非常相似，所以稱為「鰭式」，FET的全名是「場效應電晶體」。當時胡正明教授在加州大學領導一個由美國國防部高級研究計劃局（DARPA）出資贊助的研究小組，當時他們的研究目標是CMOS技術如何拓展到25nm領域。當時的研究結果顯示有兩種途徑可以實現這種目的：一是立體型結構的FinFET，另外一種是基於SOI的超薄絕緣層上矽體技術（UTB-SOI，也就是現在常說的FD-SOI技術）。
FinFET是一種新的互補式金屬氧半導體（CMOS）電晶體，源自於傳統標準的「場效應電晶體」的一項創新設計。
傳統MOSFET結構是平面的，只能在柵門的一側控制電路的接通與斷開。但是在FinFET架構中，柵門（Gate）被設計成類似魚鰭的叉狀3D架構，可於電路的兩側控制電路的接通與斷開。這種叉狀3D架構不僅能改善電路控制和減少漏電流（leakage），同時讓電晶體的柵長大幅度縮減。目前，英特爾的14納米工藝中電晶體的柵長已經縮短至20納米，三星的5納米工藝中已經縮短至10納米，未來還有可能縮短至7納米，約是人類頭髮寬度的萬分之一。
FinFET工藝的進展
當時（約在2000年），胡正明研究小組認為要讓UTB-SOI正常工作，絕緣層上矽膜的厚度應限制在柵長的四分之一左右。對25nm柵長的電晶體而言，胡正明教授團隊認為UTB-SOI的矽膜厚度應被控制在5nm左右。限於當時的技術水平，由於產業界認為要想製造出UTB-SOI上如此薄的矽膜實在太困難了，於是產業界開足馬力研發FinFET技術。
最早使用FinFET工藝的是英特爾，他們在2011年推出的第三代酷睿處理器就開始使用22納米（nm）FinFET工藝，隨後全球各大半導體廠商積極跟進，陸續轉進到FinFET工藝中。接下來的工藝節點五分八門，恨不得把10以內的數字都用上，英特爾的節點包括22納米、14納米、10納米、7納米，IBM或IBM聯盟的22納米、14納米、10納米、7納米，臺積電有16納米、12納米、10納米、7納米、6納米、5納米，三星14納米、11納米、10納米、8納米、7納米、5納米、4納米，中芯國際14/12/N+1納米，格羅方德的14納米、12納米、7納米、聯電的14納米。
有關各家工藝的更多參數對比可聯繫芯思想。
FinFET工藝七大玩家
根據芯思想研究院提供的資料，全球目前有七家公司已經開始量產或即將量產FinFET工藝，按照轉入的時間順序，分別是英特爾、臺積電、三星、格芯、聯電、中芯國際、華虹集團。當然還有IBM，但是IBM已經將半導體部門出售給格芯了。我們來了解一下七大玩家的情況吧！
英特爾（Intel）
1968年7月18日，因為不滿仙童半導體（Fairchild Semiconductor）的現狀，羅伯特·諾伊斯（Robert Noyce）和戈登·摩爾（Gordon Moore）選擇了離職，並創辦諾伊斯-摩爾電子公司（NM Electronic），隨後公司支付了15000美元從Intelco公司買下「Intel」名字的使用權，並更名為英特爾公司。50多年來，英特爾寫下了無數輝煌。
從1971年，採用10微米（m）製程工藝生產出全球首個微處理器4004，一直到2014年第三代酷睿處理器實現14納米FinFET工藝量產，英特爾的半導體製程工藝發展之路可謂領業界風騷。作為一家IDM大廠，其主要是生產製造CPU，當然也順帶生產些高品質的FPGA和NAND存儲晶片。
在工藝製程方面，英特爾一向以滿足最嚴苛的摩爾定律而聞名，在大幅縮小電晶體體積的同時，還導入全新材料，希望在產品性能提升方面一舉超前對手，結果反而在商業化製程推進中落後於臺積電和三星。確實，英特爾在工藝研發過程中，一直以世界首創的方式改進位造技術，包括銅互連技術、High-K技術（2007年）、FinFET技術、應變矽技術，現在又在試驗鈷材料。
英特爾在美國（亞利桑那州、俄勒岡州、新墨西哥州）、愛爾蘭、中國、以色列設有多座12英寸晶圓製造廠。除了新墨西哥州負責成熟工藝32納米和45納米生產，中國大連FAB68負責存儲器晶片生產外，其他工廠都已經全數轉進FinFET工藝
目前，22納米FinFET工藝在亞利桑那州的FAB32/FAB12、俄勒岡州D1C/D1D和以色列FAB28生產，14納米FinFET工藝先後在俄勒岡州D1X（2014年）、亞利桑那州的FAB42（2015年由FAB32生產）、和愛爾蘭的FAB24（2015年）進行生產；而最先進的10納米FinFET工藝則交由俄勒岡州D1X、以色列FAB28負責製造，每個工藝節點都有兩個以上的工廠通過驗證，可以確保產品的順利交貨。
英特爾2011年自2011年開始量產第一代22納米FinFET工藝，首個產品是代號Ivy Bridge的處理器；2014年量產第二代14納米FinFET工藝，首個產品是代號Broadwell的處理器。
英特爾在2013年的工藝技術規劃中，表示2016年將推出10納米。可由於各種原因，10納米的研發不用預期。於是14納米工藝在2014年推出後被不斷改進，2016年量產14+，2017年量產14++，以彌補10納米延遲的缺憾。
其實在2013年，英特爾就設想通過提供2.7倍密度的自對準四軸圖形（SAQP，self-aligned double patterning）、有源柵極上接觸（COAG，Contact Over Active Gate）、金屬鈷（Co）互連以及第一代Foveros和第二代EMIB等新封裝技術，計劃在2016年推出10nm工藝取代14nm工藝。據悉，英特爾為了提高晶片性能，在10納米工藝開始引入金屬鈷在MO和M1取代氮化鉭（TaN）做側壁層，導致工藝研發進展緩慢。
2017年英特爾宣布了公司第三代10納米FinFET工藝，使用的超微縮技術（hyper scaling），充分運用了多圖案成形設計（multi-patterning schemes），電晶體柵極間距由14納米工藝的70納米減少至10納米工藝的54納米，最小金屬間距由52納米縮小到36納米，據稱10納米工藝晶片邏輯電晶體密度是14納米工藝的2.7倍，達到每平方毫米超過1億個電晶體，但一直到2019年5月，才正式公布代號Ice Lake的處理器。
2019年英特爾在投資者會議（Investor Meeting）上展示了技術創新路線（Relentless Innovation Continues），為10納米規劃了10+和10++；並表示2021年才會推出7納米，也明確表示採用EUV方案。7nm工藝相比10nm工藝電晶體密度翻倍，每瓦性能提升20%，設計複雜度降低了4倍。
如此看來，英特爾的先進工藝在性能提升真的遇到瓶頸了。儘管很多人都認為英特爾的14納米相當於臺積電和三星的10納米，英特爾的10納米可能相當於臺積電和三星的7納米。
可此時，臺積電和三星已經表示推進到了5納米時代。
臺積電（TSMC）
1987年2月21日，臺積電正式成立，在張忠謀的帶領下開創了全球純屬晶圓代工的新模式，專注為全球Fabless、IDM、和系統公司提供晶圓製造服務，臺積電持續為客戶提供最行老師的技術和TSMC COMPATIBLE 設計服務。
在晶圓代工領域，無論是製程技術覆蓋範圍、先進位程領導力，還是營收水平等，臺積電都是行業老大，目前的市佔率已經接近60%。而在製程技術種類方面，在2018年，臺積電就以261種製程技術，為481個客戶生產了10436種晶片。
臺積電自1987年透過轉讓臺灣工業技術研究院的2微米和3.5微米技術創立公司，一直秉持「內部研發」戰略，並在當年為飛利浦定製了3.0微米技術；1988年，剛剛一歲的臺積電就自研了1.5微米工藝技術；1999年發布了世界上第一個0.18微米低功耗工藝技術；2003年推出了當時業界領先的0.13微米低介質銅導線邏輯製程技術；2004年全球首家採用浸沒式光刻工藝生產90納米晶片；2006年量產65納米工藝技術；2008年量產40納米工藝技術；2011年全球首家推出28納米通用工藝技術；2014年全球首家量產20納米工藝技術。
臺積電在開始20納米製程研發時，就瞄準布局FinFET，2012年完成16納米製程的定義，迅速且順利地完成測試晶片的產品設計定案，並在以FinFET架構為基礎的靜態隨機存取存儲器單位元（SRAM Bit Cell）上展現功能性良率；並在2014年開始風險生產16FF+工藝，2015年就順利量產；2016年採用多重爆光的10納米工藝也迅速進入量產，量產速度較之前的製程更快。
臺積電的7納米是10納米的縮小版（shrink），後部金屬工藝技術基本兼容，整體密度和性能改進不多。採用DUV加浸沒式加多重曝光方案的7納米於2017年4月開始風險生產，，2018年第三季開始貢獻營收，在2018年有40多個客戶產品流片，2019年有100多個新產品流片。與10nm FinFET工藝相比，7nm FinFET具有1.6倍邏輯密度，約20%的速度提升和約40%的功耗降低。有兩個工藝製程可選，一是針對AP（N7P），二是針對HPC（N7HP）。聯發科天璣1000、蘋果A13和高通驍龍865都是採用N7P工藝。
臺積電第一個使用EUV方案的工藝是N7+。N7+於2018年8月進入風險生產階段，2019年第三季開始量產，N7+的邏輯密度比N7提高15%至20%，同時降低功耗。
7納米之後是6納米（N6）。2019年4月份推出的6納米是7納米的（shrink），設計規則與N7完全兼容，使其全面的設計生態系統得以重複使用，且加速客戶產品上市時間，但N6的邏輯密度比N7高出18%的。N6將在2020年第一季風險試產，第三季實現量產。
接下來是5納米（N5）。5納米於2019年3月進入風險生產階段，預期2020年第二季拉高產能並進入量產。主力生產工廠是Fab 18。與7納米製程相較，但5納米從前到後都是全新的節點，邏輯密度是之前7納米的1.8倍，SRAM密度是7納米的1.35倍，可以帶來15%的性能提升，以及30%的功耗降低。5納米的另一個工藝是N5P，預計2020年第一季開始試產，2021年進入量產。與5nm製程相較在同一功耗下可再提升7%運算效能，或在同一運算效能下可再降低15%功耗。
至於3和2納米，臺積電錶示已經在研發中，雖然製程細節2020年4月將見分曉。但3納米和2納米的工藝建設計劃已經公布。3納米產線將於2020年動工，在新竹寶山興，建預計投資超過新臺幣6000億元興建3納米寶山廠，最快2022年底量產。
三星代工（Samsung Foundry）
三星電子成立於1969年，1974年通過收購韓泰半導體（Hankook Semiconductor）50%的股份，成立半導體事業部，開始進軍半導體產業；1979 年收購全資擁有韓泰半導體，並更名三星半導體；1983年正式進軍存儲器行業，開發出韓國第首個64K DRAM；1988年半導體業務和電子及無線通訊業務合併成立三星電子；2005年開始晶圓代工業務；2017年5月12日，三星電子宣布調整公司業務部門，將晶圓代工業務部門從系統LSI業務部門中獨立出來，成立三星電子晶圓代工。
三星進入晶圓代工領域，初始一直瞄準先進工藝，2006年首個客戶籤約65納米；2009年45納米工藝開始接單，同年11月在半導體研究所成立邏輯工藝開發團隊，以強化晶圓代工業務；2010年1月首個推出32納米HKMG工藝。
在推出32納米工藝後，三星跳過28/22納米，直接跨入到14納米工藝，要和晶圓代工老大臺積電展開面對面的肉搏。
2014年推出第一代14納米FinFET工藝，稱作14LPE（Low Power Early，低功耗早期），並於2015年成功量產；2016年1月推出第二代14納米FinFET工藝，稱作14LPP（Low Power Plus，低功耗增強），功耗降低15；2016年5月推出第三代14納米FinFET工藝並量產，稱作14LPC；2016年11月推出第四代14納米FinFET工藝，稱為14LPU（Low Power Ultimate，低功耗終極）。並在14納米的基礎上，推出微縮版11LPP。
2016年10月17日，第一代10納米FinFET工藝量產，稱為10LPE，新工藝性能可以提供27%，功耗將降低40%；2017年11月，開始批量生產第二代10納米FinFET工藝，稱為10LPP，性能提高10%，功耗降低15%；2018年6月，推出了第三代10納米FinFET工藝，稱為10LPU，性能再次得以提升，三星電子採用10納米的三重圖案光刻技術（LELELE）。
三星10納米以下第一個節點本來是7納米，但是由於7納米量產受阻，轉而在2018年11月率先推出8納米，8納米製程的8LPP是10LPP的升級終極版，相比10LPP提升10%效率，減小10%面積。
三星將在7納米工藝及以下工藝全面使用EUV方案。7LPE已經在2019年4月已經完成驗證，2020年2月20日，三星宣布首條EUV方案專用生產線V1投產，表示三星7LPP已經準備好。但是試產和量產是兩個不同的過程，如何保證量率和技術迭代，對三星是個挑戰，千萬不要再犯當年14納米的錯。高通首款5G SoC 單晶片驍龍765 / 765G就是採用7LPP工藝，不過7LPP好像較計劃有所推遲。
三星的5納米（5LPE）是7納米（7LPP）工藝縮減（shrink）下來的，後部金屬工藝技術基本兼容，尺寸變化不超過10%（等比例縮小是變化30%），密度提高1.3倍，功耗降低20%或將性能提高10%。2020年2月，高通發布的驍龍X60基帶晶片就是採用5LPE工藝。
5納米之後，就是4納米。三星表示這是最後一次應用FinFET技術，延續5LPE工藝的成熟技術，方便客戶升級，4納米晶片面積更小，性能更高，可以快速達到高良率量產。同時，三星還計劃在2020年推出6LPE和4LPE工藝。
4納米之後就是3納米。三星表示，3納米將引入設計的電晶體（GAA-FET）。3納米製程分3GAE、3GAP兩個時代。首發3GAE是第一代GAA技術，根據官方說法，因是全新GAA電晶體結構，三星使用納米設備製造出MBCFET（Multi-Bridge-Channel FET），可顯著增加電晶體性能，以取代FinFET電晶體技術。此外，MBCFET技術還能兼容現有FinFET製程技術及設備，加速製程開發及生產。2019年三星曾表示，與7納米製程相比，3納米製程可將核心面積減少45%，功耗降低50%，整體性能提升35%，預計最快2021年量產。
格芯半導體（Global Foundries）
2018年8月27日（美國西部時間），格芯半導體宣布，為支持公司戰略調整，將無限期擱置7納米FinFET項目，並調整相應研發團隊來支持強化的產品組合方案。由於戰略轉變，格芯半導體將削減5%的人員，其他技術人員將被部署到14/12納米FinFET衍生產品和其他差異化產品的工作上。
格芯半導體是由原超微半導體（AMD）的製造業務部門在2009年3月分拆成立，2010年收購了新加坡特許半導體（Chartered），2015年7月完成收購IBM的半導體業務部門，可以說，格芯半導體繼承了AMD、特許半導體（Chartered）和IBM的半導體基因，絕對是半導體界的豪門貴族。
格芯半導體的FinFET工藝原本師承IBM，2012年宣布推出自研的14XM（eXtreme Mobility）技術，進軍移動通訊市場，計劃在2014年量產；由於技術指標問題，格芯放棄14XM，2014年轉而從三星獲得14納米授權，在2015年第一季度14納米初級版14LPE成功通過了批量生產；三季度性能增強版本（14LPP）獲得認證，2016年量產；2017年推出為IBM Z伺服器用處理器晶片定製的14HP技術，這是業界唯一將三維FinFET電晶體架構結合在SOI襯底上的技術。
由於AMD轉投臺積電，導致格芯半導體宣布無限期擱置7納米工藝研發，事實上，在收購IBM半導體部門，格芯獲得了更多的半導體專利及優秀研發人才，充實了自己的研發實力，並成功研發7納米工藝。根據GF公布的數據，7納米工藝相比14納米工藝可以在同樣的功耗下提升40%以上的性能，或者同樣的性能下減少60%的功耗，同時在核心成本上低了30%，現在出於IP、PDK和良品率的考量，格芯半導體擱置了量產研發。也許哪天，石油爸爸一高興，就又可以上馬7納米FinFET。
目前看來，格芯半導體的FinFET戰略非常明確，基於已驗證的14納米產品，2017年宣布了12納米工藝（12LP），2018年已經由14LPP順利過渡至12LP，燧原科技的邃思DTU晶片就是基於12LP工藝生產的，擁有141億個電晶體；2019年推出12LP+。目前12LP/LP+工藝由位於紐約的最先進晶圓廠FAB8負責製造。
近期傳出要給英特爾找格芯半導體尋求14納米FinFET工藝資源，進行處理器晶片代工的消息。這將對格芯帶來一絲好消息。
在此還要提一下，格芯的FDSOI工藝。目前在德國的工廠生產的22FDX和12FDX工藝。有設計公司表示，12FDX的性能（不指電晶體的密度）堪比臺積電的N7。
聯電（UMC）
聯電的新任管理層在2017年7月表示，聯電共同總經理王石表示，在先進位程戰爭中，聯電的客戶群縮小，但先進位程每個節點的演進，其產能投資成本愈來愈高，所以很容易發生當聯電趕上最新製程時，這項新製程已過了價格最高的黃金時期，因此聯電大膽將重點放在成熟製程上。也就意味著聯電暫時放棄了對10納米和7納米等先進技術的研發，注重在成熟製程上的獲利。
聯電成立於1980年，為臺灣第一家半導體公司，1995年轉型晶圓代工，2000年產出業界首批銅製程晶片；2001年開始採用12英寸晶圓；2005年產出業界第一個65納米製程晶片，2008年採用28納米製程技術。
2012年聯電加入了IBM技術聯盟，派遣技術團隊前住IBM晶圓廠，並同步臺灣R&D晶圓廠，共同開發10納米FinFET工藝，並藉此強化公司內部14納米FinFET工藝開發，2014年14納米FinFET製程良率達到預期，並在2017年第三季正式量產，當年取得5000萬美元的營收，2018年更是取得營收高達1.5億美元的佳績。
時至今日，聯電也沒有放棄14/12納米FinFET的研發。王石也表示，投資技術研發相對便宜，聯電在14/12納米FinFET的研發還會繼續，由於昂貴的是產能建置，14/12納米FinFET納米的產能建置相對就少，未來要不要擴建，一切以財務指標來說話。
中芯國際（SMIC）
中芯國際成立於2000年4月，2001年在上海投產首條8英寸廠生產線，2004年在北京投產首條12英寸生產線。目前在北京、上海、天津 、深圳運營多座先進的晶圓製造生產線。
中芯國際本著一步一個腳印，掌握核心技術，技術延伸一代、研發一代、成熟一代、產業化一代的宗旨，國際化企業的基因加上02重大專項的資金大力支持，中芯國際實現了集成電路技術上的追趕。2001年中芯國際0.25微米首次流片，2008年的110納米量產，2006年90納米量產，2010年65納米量產，2012年55納米量產，2013年40/45納米量產。
2015年中芯國際成為中國大陸第一家提供28納米Poly Sion製程服務的純晶圓代工廠，2016年完成28納米HKMG製程，並成功流片。
中芯國際從28nm直接轉入14nm，2017年5月宣布14納米研發獲得突破；10月16日，梁孟松正式加盟中芯國際。梁孟松在上任後，加強了研發隊伍的建設，同時調整更新了14納米FinFET規劃，將3D FinFET工藝鎖定在高性能運算、低功耗晶片應用。
在研發進展順利的同時，14納米專用生產線的建設也在快速推進中。2016年10月13日，投資百億美元（675億元）、覆蓋14納米至10/7納米工藝節點的中芯南方12英寸生產線正式開工；2018年1月，大基金為14納米提供金援，入股中芯南方。
2018年第4季度，第一代14納米FinFET技術進入客戶驗證階段，同時12納米的工藝開發也取得突破；2019年第1季度，12納米工藝開發進入客戶導入階段，第二代FinFET研發進展順利；2019年第2季度，第一代14納米FinFET進入客戶風險量產，第二代FinFET N+1技術平臺已開始進入客戶導入；2019年第3季度，第一代14納米FinFET已成功量產；第二代FinFET N+1客戶導入進展順利。
華虹集團
華虹集團是國家「909」工程的載體，目前已發展成為以集成電路製造為主業、面向全球市場、具有較強自主創新能力和市場競爭力的高科技產業集團。華虹集團旗下擁有兩大製造平臺，一是華虹宏力，自建設中國大陸第一條8英寸集成電路生產線起步，目前在上海運營三條8英寸生產線（華虹一、二及三廠），在無錫運營一條月產能4萬片的12英寸集成電路生產線，工藝技術覆蓋1微米至55納米各節點，其嵌入式非易失性存儲器、功率器件、模擬及電源管理和邏輯及射頻等差異化工藝平臺在全球業界極具競爭力，並擁有多年成功量產汽車電子晶片的經驗；二是上海華力，是國家「909」工程升級改造項目承擔主體，目前在上海運營兩條12英寸集成電路生產線，工藝技術從55納米起步，最終將具備14納米三維工藝的高性能晶片生產能力。
有關華虹集團的FinFET的情況不多。2020年1月，華虹集團表示，14納米FinFET工藝研發獲重大進展，工藝全線貫通，SRAM良率超過25%，2020年將快速推進，並表示更先進技術節點的先導工藝研發快速部署。
FinFET工藝產能建置隱憂
目前看來，FinFET的玩家多達七家，如果產能一旦建置完成，會否造成產能過剩。我們先來看看幾個玩家的產能建置情況。
臺積電最早生產FinFET始於2014年，目前FinFET工藝有5個基地，分別是位於臺灣新竹的FAB12、臺灣臺南的FAB14和FAB18、臺灣臺中的FAB15和江蘇南京的FAB16。各工藝節點的布局是，16/12納米由FAB14和FAB16負責生產，合計月產能約15萬片；7納米由FAB15負責生產，合計月產能約15萬片；5納米主要在FAB18生產，目前FAB18 P1/P2的建置產能達10萬片。當然FAB12是臺積電的研發基地，各工藝節點的產能都可以協調。如此算來，臺積電的FinFET月產能總計不下於40萬片12英寸晶圓。
三星目前生產FinFET工藝始於2014年，最早是在位於美國奧斯汀的S2生產14納米FinFET，目前S2負責14/11/10納米生產；後來陸續將投入S1和S3工廠，位於器興的S1負責14/11/10/8納米工藝生產；位於華城的S3主要負責10/8納米工藝生產；2020年2月，位於華城的EUV專用生產線V1投產，製造EUV方案7/6納米產品。另外，在FAB17廠區，也建有部分FinFET產能。如此估算三星的FinFET月產能總計約為25萬片12英寸晶圓。
格芯半導體的14/12納米FinFET在美國紐約的FAB8生產，建置月產能約在2萬至3萬片之間。而聯電目前生產FinFET工藝是在FAB12A廠，建置月產能約在1萬至2萬片之間。
中芯國際的FinFET是在位於上海的中芯南方工廠生產，目前有產能約在3000片，根據規劃，2020年3月達到4000片，7月達到9,000片，到12月將達到15000片的規模。
目前英特爾雖然有4個工廠使用FinFET工藝，但都是為自家的處理器服務，對外的代工數量非常少，只有一些新初創的設計公司和英特爾進行合作。
如此算下來，到2020年底，不算英特爾在內的全球FinFET月產能超過70萬片左右。
要知道這麼多產能都是靠錢堆出來的呀！
FinFET工藝的巨額投資
FinFET工藝研發費用有多高？FinFET工藝的產能建置投資到底有多大？我們聽聽晶圓製造廠的聲音。
FinFET工藝研發費用有多高？我們來看看臺積電的近年研發費用。2012年的研發費用高達338億新臺幣（約合11.2億美元），此後研發費用一直快速增長，至2019年臺積電的研發費用為914億新臺幣（約合30億美元），年均增幅12.5%；從2012年至2019年8年間研發費用合計為5970億新臺幣（約195億美元）。有人說，成熟工藝就不要研發嗎？當然要研發，但只是很少的一部分，相信絕大部分是用在FinFET工藝研發。
FinFET工藝的產能建置投資有多大？看看各大公司的說法。
中芯國際聯席CEO在2019年第四季度的業績說明會上表示，FinFET的投資非常大，每1000片的投資大約在1.5億（EUV方案）至2.5億美元（非EUV方案）區間，難怪今年中芯南方工廠投資20億美元，擴充產能只能至15000片。
2020年2月20日，三星宣布EUV專用線V1投產，預計到年底，V1生產線的累計總投資將達到60億美元，規劃月產50000片。
英特爾透露，使用金屬鈷的7納米（非EUV方案）每1000片的投資大約在2.8億美元。
臺積電宣布建設3納米工廠。預計投資6000億新臺幣（約190億美元），月產能未知。
研發加產能建置的費用絕對是天文數字，怎麼賺回來呢？當然要客戶買單。
FinFET工藝的客戶
FinFET的客戶在哪裡？目前用得起FinFET工藝的客戶屈指可數。
我們看看臺積電的FinFET各節點工藝的全稱就知道，不是HP（高性能）就是LP（低功耗），這也說明只有追求更高運算效能，還要求更低的運行功耗的特殊晶片，才採用FinFET工藝。
這樣的客戶有哪些呢？智慧型手機AP晶片公司華為海思、蘋果、三星、高通、聯發科；FPGA供應商賽靈思；MPU供應商AMD、英偉達；人工智慧晶片供應商，比如燧原科技、寒武紀、百度、Esperanto；以及挖礦晶片供應商嘉楠耘智、比特大陸等，而且其中幾乎都被臺積電鎖定，像海思、蘋果、聯發科、AMD、英偉達、寒武紀、嘉楠耘智、比特大陸；就是高通也是在臺積電和三星兩邊一起來。
三星的客戶主要是自家的智慧型手機AP晶片，外加高通的一部分，也不知道建置大產能幹啥用?
中芯國際起碼有國內的大市場，華為海思自不必說，還有一大堆人工智慧晶片公司，再不濟還有挖礦晶片公司來買單，相信只要中芯國際的FinFET工藝性能穩定，產能跟得上，製程能夠一代更比一代強，就一定能穩住國內客戶。
讓客戶給FinFET去評判吧！