Mentor 強化支持臺積電5nm FinFET 和 7nm FinFET Plus 工藝以及...

2020-12-08 電子產品世界

  Mentor, a Siemens business 宣布,該公司 Calibre® nmPlatform 和 Analog FastSPICE (AFS™) Platform 中的多項工具已通過TSMC最新版5nm FinFET 和 7nm FinFET Plus 工藝的認證。Mentor 同時宣布,已更新了 Calibre nmPlatform 工具,可支持TSMC的晶圓堆疊封裝 (WoW)技術。Mentor 的工具和 TSMC 的新工藝將協助雙方共同客戶更快地為高增長市場提供晶片創新。

本文引用地址:http://www.eepw.com.cn/article/201805/379465.htm

  TSMC 設計基礎架構營銷部資深總監 Suk Lee 表示:「Mentor 通過提供更多功能和解決方案來支持我們最先進的工藝,持續為TSMC 生態系統帶來了更高的價值。通過為我們的新工藝提供不斷創新的先進電子設計自動化 (EDA) 技術,Mentor 再次證明了對 TSMC 以及我們的共同客戶的承諾。」

  Mentor 增強工具功能,以支持 TSMC 5nm FinFET 和 7nm FinFET Plus 工藝

  Mentor 與 TSMC 密切合作,針對 TSMC 的 5nm FinFET 和 7nm FinFET Plus 工藝,對 Mentor 的 Calibre nmPlatform 中的各種工具進行認證,其中包括 Calibre nmDRC™、Calibre nmLVS™、Calibre PERC™、Calibre YieldEnhancer 和 Calibre xACT™。這些 Calibre 解決方案現已新增測量與檢查功能,包括但不限於支持與 TSMC 共同定義的極紫外 (EUV) 光刻技術要求。Mentor 的 Calibre nmPlatform 團隊還與 TSMC 合作,通過增強多 CPU 運行的可擴展性,來改善物理驗證運行時的性能,進而提高生產率。Mentor 的 AFS 平臺,包括 AFS Mega 電路仿真器,現在也獲得TSMC 的 5nm FinFET 和 7nm FinFET Plus 工藝的認證。

  Mentor 增強工具功能,以支持 TSMC 的 WoW 晶圓堆疊技術

  Mentor 在其 Calibre nmPlatform 工具中新增了幾項增強功能,以支持 WoW 封裝技術。增強功能包括適用於帶背面矽通孔 (BTSV) 的裸片的 DRC 和 LVS Signoff、晶片到晶片的接口對齊與連通性檢查以及晶片到封裝堆疊的接口對齊與連通性檢查。其他增強功能還包括背面布線層、矽通孔 (TSV) 中介層以及接口耦合的寄生參數提取。

  Calibre Pattern Matching,可支持 TSMC 7nm SRAM 陣列檢查實用工具

  Mentor 與 TSMC 密切合作,將 Calibre Pattern Matching 與 TSMC 的 7nm SRAM 陣列檢查實用工具進行整合。該流程有助於客戶確保其構建的 SRAM 實現可滿足工藝需要。藉助這種自動化,客戶即能成功流片。SRAM 陣列檢查實用工具可供 TSMC 7nm工藝的客戶使用。

  Mentor, a Siemens business 副總裁兼Design to Silicon 部門總經理 Joe Sawicki 表示:「TSMC 持續不斷地開發創新晶圓工藝,使我們的共同客戶能夠向市場推出許多世界上最先進的 IC,我們不僅為 Mentor 的平臺能率先獲得 TSMC 最新工藝的認證感到自豪,也為我們能與 TSMC 緊密合作,攜手開發新技術以協助客戶加速矽片生產的目標感到自豪。」

  如需了解更多信息,請於 2018 年 5 月 1 日蒞臨 TSMC 技術研討會的 Mentor 展位(展位號 408),地址:加利福尼亞州聖克拉拉市聖克拉拉會議中心。


相關焦點

  • FinFET技術物理極限是5nm,臺積電採用GAA技術成功突破2nm
    GAA全稱Gate All Around,中文名字叫做環繞式柵極,隨著電晶體到達5nm,FinFET已經達到了物理極限,如果再生產3nm或2nm,FinFET技術已經無法滿足電晶體的製造要求了,GAA技術的誕生解決了這個問題,其原理就是增加閘極與電子通道的接觸面積,可以增加控制效果減少漏電流,通過這個技術能夠對晶片核心的電晶體進行重新設計和改造
  • 繼聯電之後,格芯正式宣布放棄7nm FinFET項目
    摘要:格芯(GLOBALFOUNDRIES)官方在今天凌晨正式宣布:為支持公司戰略調整,格芯將擱置7納米FinFET項目,並調整相應研發團隊來支持強化的產品組合方案。在裁減相關人員的同時,一大部分頂尖技術人員將被部署到14/12納米FinFET衍生產品和其他差異化產品的工作上。
  • 臺積電7nm工藝_7nm工藝意味著什麼
    更確切地說,這四家半導體大廠將採用臺積電7nm?FinFET工藝,製造一款CCIX(緩存一致性互聯加速器)測試晶片,2018年第一季度完成流片。   該晶片一方面用來試驗臺積電的新工藝,另一方面則可以驗證多核心ARM?CPU通過一致性互連通道與片外FPGA加速器協作的能力。
  • 臺積電5nm工藝詳細解讀
    5nm工藝總結 是Dick James發布在Semiconductor Digest上對臺積電5nm製程的相關信息總結。從透露出來的信息來看,臺積電將代替Intel,引領半導體製造行業的技術走向。James所提到的那個IEDM文檔內,其實圖片都是屏幕截圖下來的(如下圖所示),這篇文檔還有其他信息沒有展示出來。所以接下來,我將結合之前所披露的5nm信息和這篇文檔內的圖表(包括被隱藏的),對臺積電5nm工藝進行一個簡短的解讀,歡迎批評指正。
  • 先不上GAA電晶體 臺積電第一代3nm工藝將繼續用FinFET技術
    儘管三星追的很緊,但臺積電今年上半年就要開始量產5nm工藝了,本年度內蘋果、華為的A14及麒麟1020晶片訂單已經在手了。再下一個節點就是3nm工藝了,這個節點非常重要,因為摩爾定律一直在放緩,FinFET電晶體一度被認為只能延續到5nm節點,3nm要換全新技術方向。
  • 5納米製程是個坎,半導體先進工藝製程路漫漫
    5納米是個坎 眾所周知,7nm是長壽命工藝節點之一,目前臺積電及三星均稱已經量產,而臺積電宣稱它拿到全球幾乎100%的7nm訂單。 臺積電的5nm finFET計劃已經明朗,它計劃2020年上半年開始試生產,估計真正的5nm量產要在2021年,或者之後。臺積電的5nm技術相比7nm,它的速度快15%,及功耗低30%。
  • AMD被曝增加臺積電7nm工藝訂單
    來源:新浪VR 去年AMD推出了7nm Zen2架構的銳龍、霄龍處理器,這是首款7nm工藝的x86處理器。不過嚴格來說它是7nm+14nm混合,現在AMD要加速甩掉14nm工藝了,IO核心也有望使用臺積電7nm工藝。
  • 「芯觀點」3nm:FinFET的最後一舞?
    按照臺積電的說法,已經對FinFET技術進行了重大更新,通過其工藝節點技術的另一次迭代實現性能和漏電擴展。這個選擇一定是經過平衡和取捨之後的商業決策。這也意味著臺積電判斷FinFET的瓶頸不在3nm節點,甚至還有自信能在3nm節點以FinFET來獲得水準之上的良率。
  • AMD將是今年臺積電7nm工藝的第一大客戶
    打開APP AMD將是今年臺積電7nm工藝的第一大客戶 TechWeb.com.cn 發表於 2021-01-15 10:55:08
  • 臺積電3nm技術論壇延期 三星將在3nm節點放棄FinFET電晶體
    打開APP 臺積電3nm技術論壇延期 三星將在3nm節點放棄FinFET電晶體 快科技 發表於 2020-03-19 09:23:39
  • 7nm 工藝仍是臺積電第一大收入來源,但佔比已低於 30%
    1 月 15 日消息,據國外媒體報導,臺積電目前最先進的 5nm 工藝,在去年一季度大規模量產,臺積電在三季度開始披露這一工藝的營收,隨著產能的提升,5nm 工藝為他們帶來的營收也明顯提升,在季度營收中的佔比,已由去年三季度的 8%,提升到了四季度的 20%。
  • 臺積電5nm工藝去年四季度營收超過25億美元
    據國外媒體報導,臺積電目前最先進的5nm晶片製程工藝,在去年一季度大規模投產,為蘋果、華為等公司代工最新的處理器,三季度開始披露5nm工藝的營收。
  • 臺積電2nm工藝重大突破:1nm還遠嗎?
    如今5nm才剛剛起步,臺積電的技術儲備就已經緊張到了2nm,並朝著1nm邁進。根據最新報導,臺積電已經在2nm工藝上取得一項重大的內部突破,雖未披露細節,但是據此樂觀預計,2nm工藝有望在2023年下半年進行風險性試產,2024年就能步入量產階段。
  • 高通驍龍895處理器或重新採用臺積電的5nm工藝製程
    打開APP 高通驍龍895處理器或重新採用臺積電的5nm工藝製程 諦林 發表於 2021-01-14 16:02:14 臺積電官方公布
  • 三星Exynos 1080:5nm EUV FinFET工藝
    集成了5G模組的Exynos 1080是三星首款基於最新的5nm EUV FinFET工藝製造的處理器。在發布會上,三星電子系統LSI還宣布,vivo將首發搭載Exynos 1080處理器的終端產品。據介紹,Exynos 1080是三星首款採用先進的5納米(nm)FinFET EUV工藝的移動處理器,以確保其可以提供頂級性能。Exynos 1080將最高頻率為2.8 GHz的ARM最新Cortex-A78內核和高效能的Cortex-A55內核集成到其三集群CPU系統中,其CPU性能幾乎是前代產品的兩倍。
  • 英偉達下一代顯卡統一用臺積電5nm工藝
    目前英偉達已經正式發布了30系顯卡,採用的是三星的8nm製程工藝,不過在實際運行的時候卻發現,三星8nm工藝對於顯卡的超頻能力並沒有多大的幫助,30系顯卡普遍超不上去,而且三星的良率也滿足不了消費者的需求,因此現在30系顯卡仍在搶購之中,作為三星製程的大客戶之一,英偉達顯卡對此並不滿意,有消息稱英偉達希望下一代顯卡的製程工藝重新變為臺積電的架構,而製程則提升至5nm。
  • 華為3nm工藝處理器曝光:麒麟9010仍為5nm工藝
    此前, 國外有外國知名博主 @RODENT950曝出華為下一代處理器將命名為麒麟9010(Kirin 9010) ,並採用先進的3nm工藝,引發了不少網友的熱議。  之前有消息認為,受制於各方面原因,華為至少會在未來兩年內堅持使用5nm工藝。此外,按照目前臺積電和三星的進展,3nm工藝最快也要2022年。
  • 同樣是臺積電7nm,蘋果和華為的7nm其實不一樣
    我們也期望通過粗淺地闡述不同7nm工藝在參數方面的差別,來大致看一看如今的工藝製程有著什麼樣的市場宣傳範式。通過對不同7nm、8nm工藝的認識進一步加深,也有助於我們搞清楚這些數字實際意味著什麼,以及「摩爾定律」背後的這些電晶體現如今究竟在以怎樣的步伐邁進。驍龍855有兩種7nm?臺積電(TSMC)是從2018年4月開始大規模量產7nm製程的。
  • 臺積電2nm工藝重大突破!2023年投入試產
    來源:快科技這幾年,天字一號代工廠臺積電在新工藝進展上簡直是開掛一般的存在,7nm工藝全面普及,5nm工藝一路領先,3nm工藝近在眼前,2nm工藝也進展神速。根據最新報導,臺積電已經在2nm工藝上取得一項重大的內部突破,雖未披露細節,但是據此樂觀預計,2nm工藝有望在2023年下半年進行風險性試產,2024年就能步入量產階段。臺積電還表示,2nm的突破將再次拉大與競爭對手的差距,同時延續摩爾定律,繼續挺進1nm工藝的研發。
  • 【臺積電5nm晶圓每片成本約1.7萬美元,遠超7nm】
    懂球帝首頁>足球新聞> 【臺積電5nm晶圓每片成本約1.7萬美元,遠超7nm】 【臺積電5nm晶圓每片成本約1.7萬美元,遠超7nm】 一枚默默無聞的電晶體 09-25 10:46 【臺積電5nm晶圓每片成本約1.7萬美元,遠超