詳解先進的半導體工藝之FinFET

2020-12-08 電子產品世界

FinFET稱為鰭式場效電晶體(FinField-EffectTransistor;FinFET)是一種新的互補式金氧半導體(CMOS)電晶體。閘長已可小於25奈米。該項技術的發明人是加州大學伯克利分校的胡正明教授。Fin是魚鰭的意思,FinFET命名根據電晶體的形狀與魚鰭的相似性。

本文引用地址:http://www.eepw.com.cn/article/201710/365743.htm

發明人

該項技術的發明人是加州大學伯克利分校的胡正明(ChenmingHu)教授。胡正明教授1968年在臺灣國立大學獲電子工程學士學位,1970年和1973年在伯克利大學獲得電子工程與計算機科學碩士和博士學位。現為美國工程院院士。2000年憑藉FinFET獲得美國國防部高級研究項目局最傑出技術成就獎 (DARPAMostOutstandingTechnicalAccomplishmentAward)。他研究的BSIM模型已成為電晶體模型的唯一國際標準,培養了100多名學生,許多學生已經成為這個領域的大牛,曾獲Berkeley的最高教學獎;於2001~2004年擔任臺積電的CTO。

胡正明(ChenmingHu)教授

FinFET的工作原理

FinFET 閘長已可小於25nm,未來預期可以進一步縮小至9nm,約是人類頭髮寬度的1萬分之1。由於在這種導體技術上的突破,未來晶片設計人員可望能夠將超級計算機設計成只有指甲般大小。FinFET源自於傳統標準的電晶體—場效電晶體(Field-EffectTransistor;FET)的一項創新設計。在傳統電晶體結構中,控制電流通過的閘門,只能在閘門的一側控制電路的接通與斷開,屬於平面的架構。在FinFET的架構中,閘門成類似魚鰭的叉狀3D架構,可於電路的兩側控制電路的接通與斷開。這種設計可以大幅改善電路控制並減少漏電流(leakage),也可以大幅縮短電晶體的閘長。

發展狀態

在 2011年初,英特爾公司推出了商業化的FinFET,使用在其22nm節點的工藝上。從IntelCorei7-3770之後的22nm的處理器均使用了FinFET技術。由於FinFET具有功耗低,面積小的優點,臺灣積體電路製造股份有限公司(TSMC)等主要半導體代工已經開始計劃推出自己的 FinFET電晶體,為未來的移動處理器等提供更快,更省電的處理器。從2012年起,FinFET已經開始向20納米節點和14nm節點推進。

在所有的實際應用中,體矽和SOI晶圓具有類似的性能和成本;但是,由於體矽FinFET器件具有更大的工藝差異性而使得製造變得更具挑戰性。體矽晶圓加工的高差異性使其最終產品的性能變得不可預測。我們發現,兩種工藝方案具有類似的直流DC和交流AC特性。與SOIFinFET相比,PN結隔離 FinFET器件性能將會受到寄生電容增大5%~6%得影響。

採用PN結隔離的體矽FinFET器件的工藝流程

與此相反,對工藝差異性的比較表明,SOIFinFET器件可能具有更好的匹配特性。在SOI工藝中,「鰭」的高度和寬度可能更加容易控制,而體矽工藝則在製造和工藝控制方面面臨著更為嚴峻的挑戰。

SOIFinFET器件和PN結隔離體矽FinFET器件的差異性比較

SOIFinFET、體矽FinFET和平面電晶體的性能比較

在22nm技術節點階段,對提高器件密度的期望使得FinFET器件開始具有比平面技術更為實在的優勢。

首先,接觸柵極的節距必須按比例縮小到小於約束柵constraininggate的長度,也就是要小於所有高性能電晶體的溝道長度。FinFET器件本身所具有的短溝道性能優勢將可以進行上述的按比例縮小,而不會產生在平面電晶體中由於需要進行大面積溝道摻雜所引起的有害效應。

同時,對 SRAM位單元的期望已開始規定對每個獨立電晶體在差異性上的要求。未摻雜的體矽FinFET器件,正如大多數重點研究所關注的,是需要消除注入摻雜濃度的隨機波動(RDF)對器件差異性的影響,對於低工作電壓的高性能SRAM位單元來說,去除這種RDF可能是必需的。

SOIFinFET和PN結隔離體矽FinFET器件的成本對比

SOI和體矽FinFET器件的總成本之差(相對於總的晶圓製作成本)

SOIFinFET由於增加了基片的成本,使其總的器件成本有所增加。但在大批量生產中,這種基片成本的增量將在很大程度上能抵消由於體矽器件複雜工藝造成的成本增量。

掌握 FinFET 技術,就是掌握市場競爭力

簡而言之,鰭式場效電晶體是閘極長度縮小到 20 納米以下的關鍵,擁有這個技術的製程與專利,才能確保未來在半導體市場上的競爭力,這也是讓許多國際大廠趨之若騖的主因。值得一提的是,這個技術的發明人胡正明教授,就是梁孟松的博士論文指導教授,換句話說,梁孟松是這個技術的核心人物之一,臺積電沒有重用梁孟松繼續研發這個技術,致使他跳糟到三星電子,讓三星電子的 FinFET 製程技術在短短數年間突飛猛進甚至超越臺積電,這才是未來臺灣半導體晶圓代工產業最大的危機,雖然臺積電控告梁孟松侵權與違反競業禁止條款獲得勝訴,但是內行人都知道這是贏了面子輸了裡子,科技公司的人事安排、升遷、管理如何才能留住人才,值得國內相關的科技廠商做為借鏡。


相關焦點

  • 5納米製程是個坎,半導體先進工藝製程路漫漫
    5納米製程是個坎,半導體先進工藝製程路漫漫 莫大康 發表於 2019-07-02 09:59:44 摩爾定律象一盞明燈推動半導體業進步,特徵尺寸縮小立下汗馬功勞。
  • FinFET憑什麼應用於新一代ASIC礦機晶片?
    如2018年7月31日,Innosilicon突然宣布其比特幣礦機Terminator系列採用三星最先進的半導體工藝FinFET技術,那麼,這項技術為什麼可以提供最優的礦機伺服器低能耗的半導體工藝方案,來確保ASIC礦機的使用壽命?ASIC礦機是什麼?為什麼要用ASIC晶片挖礦?
  • FinFET工藝詳解:7nm是物理極限
    現在看到手機發布會,很多廠商在介紹處理器的時候總會蹦出「FinFet工藝製造」之類的名詞,那到底什麼是FinFET工藝,到底有什麼優勢讓國際大廠趨之若鷲?採用FinFET工藝的第三代酷睿處理器最早使用FinFET工藝的是英特爾,他們在22納米的第三代酷睿處理器上使用FinFET工藝,隨後各大半導體廠商也開始轉進到FinFET工藝之中,其中包括了臺積電16nm、10nm、三星14nm、10nm以及格羅方德的14nm。
  • GF用12nm FinFET工藝製造出新級別Arm 3D晶片,半導體製程競爭正在...
    工藝技術的所有工作及後續製程的研發,將專注於為新興高增長市場的客戶提供專業的製造工藝,包括射頻晶片和嵌入式存儲晶片等低功耗領域。不不過,先進半導體製程的提升難度越來越大,無論英特爾還是臺積電,都在通過先進封裝技術進一步提升性能。目前看來,GF也加入其中。這可能意味著半導體先進工藝的競爭,正在進入一個新的階段。GF(GlobalFoundries,格羅方德)本周宣布,它已採用其12nm FinFET工藝製造出高性能3D Arm晶片。
  • 用錢堆出來的FinFET工藝
    FAB24(2015年)進行生產;而最先進的10納米FinFET工藝則交由俄勒岡州D1X、以色列FAB28負責製造,每個工藝節點都有兩個以上的工廠通過驗證,可以確保產品的順利交貨。三星進入晶圓代工領域,初始一直瞄準先進工藝,2006年首個客戶籤約65納米;2009年45納米工藝開始接單,同年11月在半導體研究所成立邏輯工藝開發團隊,以強化晶圓代工業務;2010年1月首個推出32納米HKMG工藝。
  • 中國半導體工藝與世界先進水平差距大大縮小
    中國半導體工藝與世界先進水平差距大大縮小 工程師1 發表於 2018-05-22 11:10:00 中芯聯合執行長兼執行董事趙海軍、梁孟松,財務長兼執行董事兼戰略規劃執行副總裁高永崗,
  • 意法半導體通過CMP為中國高等院校提供先進的CMOS製造工藝
    ®)宣布兩家公司開始為中國高等院校的學術研究項目提供意法半導體最先進的CMOS製造技術。2007年,在ST生產線上進行流片的電路設計達到180個左右,這些設計均出自歐美大學研發機構,全部採用90納米和65納米製造工藝,應用範圍非常廣泛,如3G無線通信、電信、射頻和電源管理。
  • 半導體工藝
    半導體工藝:氧化/擴散/退火氧化/擴散/退火設備是半導體製造環節中的重要熱工藝設備。氧化是將矽片放置於氧氣或水汽等氧化劑的氛圍中進行高溫熱處理,在矽片表面發生化學反應形成氧化膜的過程。擴散是指在高溫條件下,利用熱擴散原理將雜質元素按工藝要求摻入矽襯底中,使其具有特定的濃度分布,從而改變矽材料的電學特性。退火是指加熱離子注入後的矽片,修復離子注入帶來的晶格缺陷的過程。用於氧化/擴散/退火的基本設備有三種:臥式爐、立式爐和快速升溫爐(RTP)。
  • 中芯國際第二代FinFET工藝進入小批量試產
    財報詳解 財報顯示,中芯國際今年第3季度產能依然接近滿載,高達97.8%,中國區收入佔比進一步提升到了69.7%。值得一提的是,中芯國際的28nm及以下工藝在第3季度的收入佔比提升到了14.6%,較今年第2季度的9.1%有小幅提升。 第3季度按應用劃分的收入佔比分別為:智慧型手機46.1%、智能家居20.5%、消費電子17.0%、其他16.7%。
  • 微電子所在新型FinFET器件工藝研究中取得突破
    近日,中國科學院微電子研究所集成電路先導工藝研發中心在下一代新型FinFET邏輯器件工藝研究中取得新進展。  隨著主流FinFET器件工藝的持續微縮,其在柵控與性能提升上面臨越來越大的技術挑戰。
  • FinFET工藝之後 電晶體技術何去何從?
    >FinFET工藝之後 電晶體技術何去何從?   大量的金錢和精力都花在探索FinFET工藝
  • 半導體被寫入「十四五」!中國先進半導體材料及輔助材料發展戰略...
    ,實現先進半導體材料、輔助材料的自主可控,保障相關工業體系安全。 為推動我國先進半導體材料及輔助材料產業發展,提出了建設集成電路關鍵材料及裝備自主可控工程,SiC和GaN半導體材料、輔助材料、工藝及裝備驗證平臺,先進半導體材料在第五代移動通信技術、能源網際網路及新能源汽車領域的應用示範工程,並對如何開展三項工程進行了需求分析,設置了具體的工程目標和工程任務。
  • 盛美半導體設備為先進封裝客戶打造晶圓級封裝工藝設備產品系列
    盛美半導體設備,ACM Research,Inc.(NASDAQ:ACMR)作為集成電路製造和先進晶圓級封裝(WLP)製造領域領先的設備供應商,今日強調其為先進封裝客戶打造廣泛的溼法工藝設備產品系列,可滿足新生的先進技術要求。
  • 半導體工藝那些材料 很有必要了解
    半導體材料可以分為元素半導體和化合物半導體兩大類,元素半導體指矽、鍺單一元素形成的半導體,化合物指砷化鎵、磷化銦等化合物形成的半導體。砷化鎵的電子遷移速率比矽高5.7倍,非常適合用於高頻電路。  依材料特性來看,SiGe高頻特性良好,材料安全性佳,導熱性好,而且製程成熟、整合度高,具成本較低之優勢,換言之,SiGe不但可以直接利用半導體現有200mm晶圓製程,達到高集成度,據以創造經濟規模,還有媲美GaAs的高速特性。隨著近來IDM大廠的投入,SiGe技術已逐步在截止頻率(fT)與擊穿電壓(Breakdownvoltage)過低等問題獲得改善而日趨實用。
  • ...工藝預計在2021年進入風險試產階段 首發依然會是FinFET電晶體...
    儘管2020年全球半導體行業會因為疫情導致下滑,但臺積電的業績不降反升,掌握著7nm、5nm先進工藝的他們更受客戶青睞。今天的財報會上,臺積電也首次正式宣布3nm工藝詳情,預定在2022年下半年量產。 臺積電原本計劃4月29日在美國舉行技術論壇,正式公布3nm工藝詳情,不過這個技術會議已經延期到8月份,今天的Q1財報會議上才首次對外公布3nm工藝的技術信息及進度。 臺積電錶示,3nm工藝研發符合預期,並沒有受到疫情影響,預計在2021年進入風險試產階段,2022年下半年量產。
  • 半導體製造工藝中的主要設備及材料大盤點
    本文首先介紹了半導體製造工藝流程及其需要的設備和材料,其次闡述了IC晶圓生產線的7個主要生產區域及所需設備和材料,最後詳細的介紹了半導體製造工藝,具體的跟隨小編一起來了解一下。   一、半導體製造工藝流程及其需要的設備和材料   半導體產品的加工過程主要包括晶圓製造(前道,Front-End)和封裝(後道,Back-End)測試,隨著先進封裝技術的滲透,出現介於晶圓製造和封裝之間的加工環節,稱為中道(Middle-End)。由於半導體產品的加工工序多,所以在製造過程中需要大量的半導體設備和材料。
  • 微電子所在基於先進FinFET工藝的矽量子器件研究中獲進展
    基於矽量子點的量子比特是實現通用量子計算最有前景的方案之一,具有較長的退相干時間和出色的CMOS製造工藝兼容性。目前,矽量子點量子計算正處在採用集成電路先進位造工藝實現量子點規模集成並進行量子比特擴展驗證的關鍵研究階段。
  • 敦本務實 華力微電子展示先進的特色工藝技術實力
    全球規模最大、規格最高的半導體產業年度盛會SEMICON China 昨(16)日圓滿落幕,受近來的投資和建廠熱潮影響,中國半導體產業發展備受關注,吸引了眾多國內外半導體菁英前來參展交流。
  • 半導體超純水設備的工藝及流程
    我們生產的新型半導體超純水設備採用先進的EDI(連續電除鹽技術)設備。EDI是將電滲析技術和離子交換技術有機結合在一起形成的一種新型除鹽技術,可以有效地去除水中幾乎所以的陰陽離子,出水電阻率可以穩定在15MΩ.CM以上,連續運行、無化學汙染、水的利用率高,在超純水製備工藝上有著強大的優勢廣闊的應用前景。
  • 中國半導體行業水平離世界先進還有多遠?
    近幾年,半導體這門專業性極強的產業逐漸進入了大眾視野,大家開始廣泛地探討集成電路、晶片、晶圓代工等半導體產業類目,也意識到進一步發展中國半導體的重要性。 光刻,是晶片製造的核心,也是半導體晶片生產的難點和關鍵點,更是半導體晶片生產流程中最複雜、最關鍵的工藝步驟,耗時長、成本高。簡單而言,光刻就是指用光來製作一個圖形(工藝),在矽片表面勻膠,然後將掩模版上的圖形轉移到光刻膠上,將器件或電路結構臨時「複製」到矽片上的過程。光刻的工藝水平直接決定了晶片的製程水平和性能水平。