適用了20餘年的摩爾定律近年逐漸有了失靈的跡象。從晶片的製造來看，7nm就是矽材料晶片的物理極限。不過據外媒報導，勞倫斯伯克利國家實驗室的一個團隊打破了物理極限，採用碳納米管複合材料將現有最精尖的電晶體製程從14nm縮減到了1nm。
那麼，為何說7nm就是矽材料晶片的物理極限，碳納米管複合材料又是怎麼一回事呢？面對美國的技術突破，中國應該怎麼做呢？
XX nm製造工藝是什麼概念？
晶片的製造工藝常常用90nm、65nm、40nm、28nm、22nm、14nm來表示，比如Intel最新的六代酷睿系列CPU就採用Intel自家的14nm製造工藝。
現在的CPU內集成了以億為單位的電晶體，這種電晶體由源極、漏極和位於他們之間的柵極所組成，電流從源極流入漏極，柵極則起到控制電流通斷的作用。
所謂的XX nm其實指的是，CPU上形成的互補氧化物金屬半導體場效應電晶體柵極的寬度，也被稱為柵長。
柵長越短，則可以在相同尺寸的矽片上集成更多的電晶體——Intel曾經宣稱將柵長從130nm減小到90nm時，電晶體所佔面積將減小一半；在晶片電晶體集成度相當的情況下，使用更先進的製造工藝，晶片的面積和功耗就越小，成本也越低。
柵長可以分為光刻柵長和實際柵長，其中光刻柵長是由光刻技術所決定的。
由於在光刻中光存在衍射現象以及晶片製造中還要經歷離子注入、蝕刻、等離子衝洗、熱處理等步驟，因此會導致光刻柵長和實際柵長不一致的情況。
另外，同樣的製程工藝下，實際柵長也會不一樣，比如雖然三星也推出了14nm製程工藝的晶片，但其晶片的實際柵長和Intel的14nm製程晶片的實際柵長依然有一定差距。
為什麼說7nm是物理極限？
縮短電晶體柵極的長度可以使CPU集成更多的電晶體或者有效減少電晶體的面積和功耗，並削減CPU的矽片成本。
正是因此，CPU生產廠商不遺餘力地減小電晶體柵極寬度，以提高在單位面積上所集成的電晶體數量。
不過這種做法也會使電子移動的距離縮短，容易導致電晶體內部電子自發通過電晶體通道的矽底板進行的從負極流向正極的運動，也就是漏電。而且隨著晶片中電晶體數量增加，原本僅數個原子層厚的二氧化矽絕緣層會變得更薄進而導致洩漏更多電子，隨後洩漏的電流又增加了晶片額外的功耗。
為了解決漏電問題，Intel、IBM等公司可謂八仙過海，各顯神通。比如Intel在其製造工藝中融合了高介電薄膜和金屬門集成電路以解決漏電問題；IBM開發出SOI技術——在在源極和漏極埋下一層強電介質膜來解決漏電問題；此外，還有鰭式場效電晶體技術(FinFET)——藉由增加絕緣層的表面積來增加電容值，降低漏電流以達到防止發生電子躍遷的目的......
上述做法在柵長大於7nm的時候一定程度上能有效解決漏電問題。不過，在採用現有晶片材料的基礎上，電晶體柵長一旦低於7nm，電晶體中的電子就很容易產生隧穿效應，為晶片的製造帶來巨大的挑戰。
針對這一問題，尋找新的材料來替代矽製作7nm以下的電晶體則是一個有效的解決之法。
1nm製程電晶體還處於處於實驗室階段
碳納米管和近年來非常火爆的石墨烯有一定聯繫，零維富勒烯、一維碳納米管、二維石墨烯都屬於碳納米材料家族，並且彼此之間滿足一定條件後可以在形式上轉化。
碳納米管是一種具有特殊結構的一維材料，它的徑向尺寸可達到納米級，軸向尺寸為微米級，管的兩端一般都封口，因此它有很大的強度，同時巨大的長徑比有望使其製作成韌性極好的碳纖維。
碳納米管和石墨烯在電學和力學等方面有著相似的性質，有較好的導電性、力學性能和導熱性，這使碳納米管複合材料在超級電容器、太陽能電池、顯示器、生物檢測、燃料電池等方面有著良好的應用前景。
此外，摻雜一些改性劑的碳納米管複合材料也受到人們的廣泛關注，例如在石墨烯/碳納米管複合電極上添加CdTe量子點製作光電開關、摻雜金屬顆粒製作場致發射裝置。
本次外媒報導的勞倫斯伯克利國家實驗室將現有最精尖的電晶體製程從14nm縮減到了1nm，其電晶體就是由碳納米管摻雜二硫化鉬製作而成。
不過這一技術成果僅僅處於實驗室技術突破的階段，目前還沒有商業化量產的能力。
至於該項技術將來是否會成為主流商用技術，還有待時間檢驗。
技術進步並不一定帶來商業利益
在過去幾十年中，由於摩爾定律在確實發揮作用，使中國半導體製造技術在追趕西方的過程中始終被國外拉出一段距離。而近年來，晶片製造技術進步放慢，摩爾定律出現失效的客觀現象，對於中國半導體產業追趕西方來說是一大利好。
摩爾定律失效，一方面既有技術因素——先進光刻機、刻蝕機等設備以及先進晶片製造技術研發技術難度大、資金要求高......另一方面也有商業上的因素。
在製造工藝到達28nm以前，製造工藝的每一次進步都能使晶片製造廠商獲得巨額利潤。不過，在製造工藝達到14/16nm之後，技術的進步反而會使晶片的成本有所上升——在Intel最先研發出14nm製造工藝時，曾有消息稱其掩膜成本為3億美元。
當然，隨著時間的推移和臺積電、三星掌握14/16nm製程，現在的價格應該不會這麼貴，但英特爾正在研發的10nm製程，根據Intel官方估算，掩膜成本至少需要10億美元。
新製造工藝之所以貴，一方面是貴在新工藝高昂的研發成本和偏低的成品率，另一方面也是因為光刻機、刻蝕機等設備的價格異常昂貴。因此，即便先進位造工藝在技術上成熟了，但由於過於高昂的掩膜成本，會使客戶在選擇採用最先進位造工藝時三思而後行。
舉例來說，如果10nm製造工藝晶片的產量低於1000萬片，那麼光分攤到每一片晶片上的掩膜成本就高達100美元，按國際通用的低盈利晶片設計公司的定價策略8:20定價法——也就是硬體成本為8的情況下，定價為20。
還別覺得這個定價高，其實已經很低了，Intel一般定價策略為8:35，AMD歷史上曾達到過8:50......
即便不算晶片成本和封測成本，這款10nm CPU的售價也不會低於250美元。
同時，相對較少的客戶會導致很難用巨大的產量分攤成本，並最終使企業放緩對先進位造工藝的開發和商業應用。也正是因此，28nm製造工藝被部分業內人士認為是非常有活力的，而且依舊會被持續使用數年。
中國應腳踏實地解決現實問題
對於勞倫斯伯克利國家實驗室將現有最精尖的電晶體製程從14nm縮減到了1nm，國人不必將其看得太重，因為這僅僅是一項在實驗室中的技術突破，哪怕退一步說，該項技術已經成熟且可以商業化，由於其在商業化上的難度遠遠大於Intel正在研發的10nm製造工藝——其成本將高昂地無以復加，這會使採用該技術生產的晶片價格居高不下，這又會導致較少客戶選擇該項技術，進而惡性循環......
從商業因素考慮，大部分IC設計公司恐怕依舊會選擇相對成熟，或者稱為相對「老舊」的製造工藝。
對於現在的中國半導體產業而言，與其花費巨大人力物力財力去探索突破7nm物理極限，還不如將有限的人力物力財力用於完善28nm製程工藝的IP庫和實現14nm製造工藝的商業化量產。畢竟，對於國防安全領域而言，現有的製造工藝已完全夠用（美國的很多軍用晶片都還是65nm的）。
對於商業晶片而言，很多晶片對製程的要求並不高，像工控晶片、汽車電子、射頻等都在使用在一些硬體發燒友看起來顯得老舊的製程，而對於PC和手機、平板電腦的CPU、GPU而言，14nm/16nm的製造工藝已經能將性能和功耗方面的需求平衡的很好。
筆者認為，相對於耗費大量資源去研發新材料突破7nm物理極限，還不如腳踏實地地解決現實問題。