...攻堅2nm投入8000工程師人力,摩爾定律下,到底工藝極限是幾納米??

2020年8月25日開幕的在臺積電第26屆技術研討會上，臺積電確認了其5nm、6nm產品已在量產中，5nm將在明年推出N5P增強版外，同時，更先進的3nm、4nm也一併被公布。此外，臺積電還正式宣布建設新的研發中心，預計將投入8000多名工程師的人力到一條先進工藝生產線上，著力攻克2nm工藝。

3nm是5nm的自然迭代，4nm理論上說是5nm的終極改良，2nm則是3nm之後的一次重要迭代。

據悉，3nm（N3）預計將在明年晚些時候作風險試產，2022年投入大規模量產。4nm（N4）同樣定於明年晚些時候風險試產，2022年量產。

10nm、7nm、6nm、5nm……2nm……曾經說好了的半導體工藝極限呢？怎麼好像不存在了？摩爾定律失效了？

圖片來自OFweek維科網

7nm的「極限」

根據維基百科定義：摩爾定律（Moore＇s law）由英特爾創始人之一戈登·摩爾提出。其內容為：集成電路上可容納的電晶體數目，約每隔兩年便會增加一倍；經常被引用的「18個月」，是由英特爾執行長大衛·豪斯（David House）提出：預計18個月會將晶片的性能提高一倍（即更多的電晶體使其更快），是一種以倍數增長的觀測。

曾經很長的一段時間，業界都認為，7nm就是基於矽材料製造晶片的物理極限，這個「極限」如何就被突破了？

這要從晶片的基礎技術說起。如今的晶片內部，往往都集成了以億為數量單位的電晶體，這些電晶體由源極、漏極和它們之間的柵極組成，電流從源極流入漏極，柵極起到控制電流通斷的作用。

我們常說的X nm，指的是晶片上形成的互補氧化物金屬半導體場效應電晶體柵極的寬度，這個寬度也被稱為柵長。柵長越短，相同尺寸的矽片上能集成的電晶體就越多，在電晶體集成度相當的情況下，使用更先進的製造工藝，晶片成品的面積和功耗就越小，在矽材料消耗方面，其成本也就越低。

柵長又分為光刻柵長和實際柵長，光刻柵長由光刻技術所決定。光刻過程中光存在衍射現象，同時晶片製造過程中還要經歷離子注入、蝕刻、等離子衝洗、熱處理等步驟，會導致光刻柵長和實際柵長不一致。就算是同樣的製程工藝，實際柵長也會不一樣。

7nm之所以被長期認為是物理極限，是因為晶片製造時，一旦電晶體大小低於7nm，它們在物理形態上就會非常集中，以至於產生量子隧穿效應，漏電情況也將更難以應付。半導體材料的「通」與「斷」不再能得到良好控制的情況下，這個極限也就到了。因此，業界普遍認為，想解決這一問題就必須突破現有的邏輯門電路設計，讓電子能持續在各個邏輯門之間穿梭。

然而，7nm並不是半導體產業預言過的唯一一個「極限」，它即不是摩爾定義遭遇的第一個挑戰，顯然，也不是最後一個。

一個一個被突破的「極限」

十幾年前，業界認為65nm工藝是一個極限，因為達到65nm節點時，二氧化矽絕材料的緣層漏電問題（柵極洩漏）已經無法忽視。為此，業界開發出了HKMG結構（high－k絕緣層＋金屬柵極，彼時，這種結構還分了Gate－first和Gate－last兩種陣營／流派），用具有高介電常數（K）的介電材料（high－k介質）取代了二氧化矽，從傳統的多晶矽－二氧化矽－單晶矽結構轉變成了金屬－highK－單晶矽結構。

65nm「極限」被突破。

七八年前，業界又認為22nm工藝是一個新的極限，因為達到了22nm節點時，溝道關斷漏電問題已經無法忽視。為此，業界開發出了FinFET和FD－SOI技術，FinFET的立體結構取代了原來的平面結構，加強了柵極的控制能力，FD－SOI則利用氧化埋層做到了減少漏電。

22nm「極限」被突破。

三四年前，7nm工藝成為了新的「極限」，因為達到了7nm節點時，FinFET的漏電問題也突出到無法忽視了。對此，業界又用砷化銦／鎵取代了原有的材料。

……

需要釐清的是，當人們談到工藝極限，其實是在說在既定的材料、結構和設備的基礎上碰到了一個極限。問題在於，既定材料、結構、設備達到瓶頸時，業界往往都會尋求引進新的材料、結構來突破傳統工藝的「瓶頸」。業界之所以沒能提早引入新工藝，往往不是能力所限，而是既有工藝的潛能還沒有利用充分，開發、引入新工藝又耗資巨大。簡而言之，投入產出比不足以刺激新工藝的到來。

如何突破「極限」？

新材料、新結構

如前所述，新材料和新結構往往是突破點。到目前為止，每一次標誌性的突破「極限」，往往都離不開新材料的引入。

2017年5月，美國能源部旗下的布魯克海文國家實驗室（Brookhaven National Laboratory，簡稱BNL）研究人員宣布開發出可以達成1納米製程的相關技術與設備，成功製造了尺寸只有1納米的印刷設備。

據悉，該實驗室的研究人員藉助掃描投射電子顯微鏡（STEM），製造出比普通電子束印刷（EBL）技術能做出的更小尺寸。這使電子敏感性材料在聚焦電子束的作用下，尺寸得以大大縮小，達到可操縱單個原子的程度。據稱這項技術與設備可極大地改變材料特性，從導電變成光傳輸，或這兩種狀態下交互執行。

在那之前的2016年10月，美國能源部下屬的另一個國家實驗室——勞倫斯伯克利國家實驗室也宣布發展出1納米製程技術。他們使用的是納米碳管和二硫化鉬（MoS2）等新材料。MoS2將擔起原本半導體的職責，而納米碳管則負責控制邏輯門中電子的流向。

不過，由於製程技術與現有技術差異過大，規模量產需要大規模採用新工藝和設備，所以這項技術短期內應該都不會很快量產。

所謂「重賞之下必有勇夫」，半導體產業產值巨大，巨大的利潤空間能支撐足夠的研發投入。為克服半導體產業遇到的各種「極限」，拓展新的行業想像空間，產業界和學術界嘗試了大量新材料和新技術。在這些前沿探索的保駕護航下，到目前為止，摩爾定律還「統治」著半導體世界……

下面列舉一些業界探索過或正在探索的、可能為半導體產業續命的新材料：

1． GaN、SiC（氮化鎵和碳化矽）

目前，最熱門的新一代半導體材料應該就是GaN和SiC，這兩種材料已被產業界規模化利用了。基於寬禁帶、高熱導率、高擊穿電場、高抗輻射能力等特點，二者在許多應用領域都表現出了以往半導體材料難以達到的優點。

2． 碳納米管

碳納米電晶體，是由碳納米管作為溝道導電材料製作而成的電晶體，其管壁只有一個原子厚。這種材料導電性能好的同時，體積也能做到相比當前矽電晶體小100倍。此外，碳納米電晶體在空間上的優勢也給它帶來了數倍於矽電晶體的性能和大幅降低的功耗表現。

3． 二硫化鉬（MoS2）

如前所述，二硫化鉬和碳納米管一起，在勞倫斯伯克利國家實驗室成功研發1納米工藝過程中表現不俗。

4． 石墨烯

石墨烯具有很強的導電性、可彎折、強度高，給了產業界很大的想像空間。與此同時，「石墨烯」概念也不幸淪為了產業界騙取補貼、忽悠市場和消費者，開展畸形營銷的「犧牲品」。

5． 矽烯

矽和碳具有相似的化學性質，研究人推測矽原子也可以像石墨烯那樣，原子呈蜂窩狀排列，形成矽烯這種物質。與石墨烯的重要不同在於，矽烯擁有可以實現邏輯電路所必要的能隙。

然而，矽烯在空氣中具有極強的不穩定性，甚至在實驗室中，矽烯的保存時間也很短。因此，矽烯的應用面臨很多困難。

6． III－V族化合物半導體

III－V族化合物半導體以III－V化合物取代FinFET結構上的矽鰭片，III－V化合物半導體相比矽基半導體擁有更大的能隙和更高的電子遷移率，可以承受更高的工作溫度，運行於更高的頻率下。

瞄準行業龍頭寶座的激烈競賽

臺積電不是唯一一家已計劃好3nm試產／量產的廠商，長期被臺積電壓制的三星，這方面的計劃更為激進，它甚至想在2021年就將3nm產品推向市場。

三星的3nm將改用Gate－All－Around（GAA，環繞柵極電晶體），臺積電則堅守FinFET（鰭式場效應電晶體）。

目前，無論臺積電還是三星，3nm級別工藝的技術研發都已基本完成，剩下的就是建廠量產的問題。與三星激進地選擇在3nm節點就導入GAA環繞柵極工藝不同，臺積電選擇保守地在2nm節點才導入GAA工藝，可見3nm和2nm節點對三星和臺積電而言，都是一次重要的技術升級。此次競賽的結果，可能也將深刻影響晶圓代工產業頂端的競爭局面，行業龍頭寶座是否可能將就此易主？至少目前而言，這還是有些懸念的。

臺積電宣布投入多達8000多名工程師的人力到2nm工藝攻堅中，顯然，臺積電對於未來繼續保持工藝領先優勢非常重視。