隨著美國動用舉國之力制裁華為，脅迫各大晶片代工企業紛紛斷供華為，使得半導體晶片的研製問題重新浮出水面。
工藝製程水平的高低決定了晶片的性能，目前，世界上最先進且已實現量產的製程工藝當屬臺積電的5nm工藝，但臺積電明顯不滿足止步於5nm工藝，據悉，臺積電已啟動8000餘名工程師全力布局2nm工藝的研製，以維持其在晶片代工領域的霸主地位。
那麼2nm是否會是晶片製程工藝的物理極限嗎？
其實自1995年開始，晶片工藝就一直遵循摩爾定律的發展趨勢在不斷突破，從最早的0.5um工藝發展至現在的7nm、5nm、3nm工藝，甚至是2nm。晶片製程工藝不斷突破的背後所需付出的是呈指數式增長的研發成本，為了提升製程工藝極限，臺積電可謂野心勃勃。
所謂的製程工藝指的是IC內電路與電路之間的距離，俗稱線寬，等同於晶片上組基本組成單位——電晶體的寬度。對於集成了數以億計電晶體的CPU來說，提升工藝製程可以顯著提升CPU工作性能，提高市場競爭力。
先進的晶片製程工藝，可以更好地達到以下兩種增益效果，這也是臺積電不遺餘力發展高製程工藝的原因。
1. 提升性能的同時，降低成本
先進的製程工藝可以縮小電晶體的尺寸，使得單位面積內可以植入更多的電晶體，提升晶片性能，與此同時，電晶體尺寸縮小，同樣大小的晶圓可以切割製作更多的晶片，降低了材料成本。
2. 提升工作頻率，降低功耗
先進的製程工藝同樣可以縮短電路之間的距離，使得電晶體之間的電容隨之減小，提升了電晶體的開關頻率，進而增強工作頻率，提高運算能力。此外，電晶體尺寸的減小可以降低其內阻，從而降低其導通電壓，根據物理知識，功耗與電壓的平方成正比，電壓的降低可以大幅度降低CPU的工功耗。
正是這些利好因素驅使企業加大投入研製更先進的製程工藝。
晶片製程工藝不斷突破的背後必然是利益的驅使，半導體晶片作為各國爭相競奪的科技至高點，誰擁有了核心技術，誰就擁有了行業話語權，華為麒麟晶片就是因為其製程工藝受制於人而不得不沉默的接受制裁，美國也正式因為掌握更多的核心技術才能不斷通過制裁他人獲取巨額利益。相信臺積電也是看清了這一點，才持續加大投資力度用於研製更先進的2nm製程工藝，以維護其在該領域的霸權地位。據悉，臺積電2020年前兩個季度均實現盈利超100億美元以上，而且，據臺積電預計，憑藉其先進的5nm技術，第三季度營收可能會創新高。
但是晶片製程工藝不可能無限提升，最大的阻力當屬漏電問題和光刻機。隨著電晶體尺寸的縮小，源極和柵極間的通道也在不斷縮短，當通道縮短到一定程度就很容易發生量子隧穿效應從而使得電晶體就失去了本身開關的作用。同時，要想追求極致的工藝製程，對光刻機的要求將更加苛刻，目前來看，雖然已達到5nm製程工藝，甚至開始布局更先進的2nm工藝，但是可以預見，晶片的製程工藝不可能無休止的進行下去，至少應該是無法超越矽原子之間的間距。