鋁電解電容器：極性，容量大，能耐受大的脈動電流，但容量誤差大，洩漏電流大，適合於低頻旁路、信號耦合和電源濾波等場合。
膽電解電容：擁有普通電解電容的特性，漏電流極小，壽命長，容量誤差小，體積小，適合小型設備中。
薄膜電容器：是無極性電容器，用於差濾波器、積分、振蕩和定時電路。
瓷介電容器：無極性電容適合於高頻旁路。
陶瓷電容器：是無極性電容器，有高頻陶瓷電容和低頻陶瓷電容。適用於高、低頻電路中，不適合脈衝電路，否則容易擊穿。
另外，在判定電解電容極性時，直插式電解電容器，有白色標記或者引線較短的一端為負極；如果是貼片電解電容，有橫杆標記的一端為正極。
圖1 電感線圈的等效電路
二極體和三級管：
如3AX82_81,
對材料的命名方式：A－N型鍺材料 B－P型鍺材料 C－N型矽材料 D－P型矽材料。
對類型的命名方式為：P—普通管 W－穩壓管。
三極體中，對材料的命名方式：A－PNP型鍺材料 B－NPN型鍺材料 C－PNP型矽材料 D－NPN型矽材料。
對類型的命名方式為：Z－整流管 X－低頻小功率管 U－光電管 K－開關管 CS－場效應管。
磁珠電感：
為了濾除電源電路對系統的噪聲幹擾，往往在電源輸出增加一個電感或磁珠，以濾除電源電路帶來的噪聲。電感的濾波是反射式濾波，對各種頻率的信號都有衰減，磁珠則是吸收式濾波，只對1KHz信號有大的衰減，對其他信號衰減較小。磁珠有時需要考慮其散熱，否則會影響其導磁性能。標稱值:因為磁珠的單位是按照它在某一頻率產生的阻抗來標稱的，阻抗的單位也是歐姆 .一般以100MHz為標準，比如2012B601，就是指在100MHz的時候磁珠的阻抗為600歐姆。
額定電流:額定電流是指能保證電路正常工作允許通過電流.電感與磁珠的區別:有一匝以上的線圈習慣稱為電感線圈,少於一匝（導線直通磁環）的線圈習慣稱之為磁珠;電感是儲能元件,而磁珠是能量轉換（消耗）器件;電感多用於電源濾波迴路,磁珠多用於信號迴路,用於EMC對策;磁珠主要用於抑制電磁輻射幹擾,而電感用於這方面則側重於抑制傳導性幹擾.兩者都可用於處理EMC、EMI問題;電感一般用於電路的匹配和信號質量的控制上.在模擬地和數字地結合的地方用磁珠.磁珠有很高的電阻率和磁導率，他等效於電阻和電感串聯，但電阻值和電感值都隨頻率變化。 他比普通的電感有更好的高頻濾波特性，在高頻時呈現阻性，所以能在相當寬的頻率範圍內保持較高的阻抗，從而提高調頻濾波效果。作為電源濾波，可以使用電感。磁珠的電路符號就是電感但是型號上可以看出使用的是磁珠在電路功能上，磁珠和電感是原理相同的，只是頻率特性不同罷了
磁珠由氧磁體組成，電感由磁心和線圈組成，磁珠把交流信號轉化為熱能，電感把交流存儲起來，緩慢的釋放出去。磁珠對高頻信號才有較大阻礙作用，一般規格有100歐/100mMHZ ,它在低頻時電阻比電感小得多。鐵氧體磁珠 (Ferrite Bead) 是目前應用發展很快的一種抗幹擾組件，廉價、易用，濾除高頻噪聲效果顯著。在電路中只要導線穿過它即可（我用的都是象普通電阻模樣的，導線已穿過並膠合，也有表面貼裝的形式，但很少見到賣的）。當導線中電流穿過時，鐵氧體對低頻電流幾乎沒有什麼阻抗，而對較高頻率的電流會產生較大衰減作用。高頻電流在其中以熱量形式散發，其等效電路為一個電感和一個電阻串聯，兩個組件的值都與磁珠的長度成比例。磁珠種類很多，製造商應提供技術指標說明，特別是磁珠的阻抗與頻率關係的曲線。有的磁珠上有多個孔洞，用導線穿過可增加組件阻抗（穿過磁珠次數的平方），不過在高頻時所增加的抑制噪聲能力不可能如預期的多，而用多串聯幾個磁珠的辦法會好些。鐵氧體是磁性材料，會因通過電流過大而產生磁飽和，導磁率急劇下降。大電流濾波應採用結構上專門設計的磁珠，還要注意其散熱措施。
鐵氧體磁珠不僅可用於電源電路中濾除高頻噪聲（可用於直流和交流輸出），還可廣泛應用於其它電路，其體積可以做得很小。特別是在數字電路中，由於脈衝信號含有頻率很高的高次諧波，也是電路高頻輻射的主要根源，所以可在這種場合發揮磁珠的作用。
鐵氧體磁珠還廣泛應用於信號電纜的噪聲濾除。
注意：二極體類（DIODE）,DIODExx,數字xx表示功率，數值越大，功率越大,也表示兩個焊點間的距離。而非極性電容類RADxx和極性電容類（RB.2/.4～RB.5/1.0）,電阻類（AXIAL0.3～AXIAL1.0）300mil,1000mil、可變電阻類（VR1～VR5）,數值xx表示兩個焊點間的距離。
鍾振管腳（有源晶體振蕩器）：1腳DD懸空，2腳接地，3DD腳輸出，4DD腳電源
CPLD_JTAG1管腳：1DDTCK ,2—GND ,3—TDO ,4—VDD ,5—TMS ,6/7/8空，9—TDI ,10—GND
1)鋁電容是由鋁箔刻槽氧化後再夾絕緣層卷制，然後再浸電解質液製成的，其原理是化學原理，電容充放電靠的是化學反應，電容對信號的響應速度受電解質中帶電離子的移動速度限制，一般都應用在頻率較低（1M以下）的濾波場合，ESR主要為鋁`電阻和電解液等效電阻的和，值比較大。鋁電容的電解液會逐漸揮發而導致電容減小甚至失效，隨溫度升高揮發速度加快。溫度每升高10度，電解電容的壽命會減半。如果電容在室溫27度時能使用10000小時的話，57度的環境下只能使用1250小時。所以鋁電解電容儘量不要太靠近熱源。
2)瓷片電容存放電靠的是物理反應，因而具有很高的響應速度，可以應用到上G的場合。不過，瓷片電容因為介質不同，也呈現很大的差異。性能最好的是C0G材質的電容，溫度係數小，不過材質介電常數小，所以容值不可能做太大。而性能最差的是Z5U/Y5V材質，這種材質介電常數大，所以容值能做到幾十微法。但是這種材質受溫度影響和直流偏壓（直流電壓會致使材質極化，使電容量減小）影響很嚴重。
一般濾波主要使用大容量電容，對速度要求不是很快，但對電容值要求較大。一般使用鋁電解電容。浪湧電流較小的情況下，使用鉭電容代替鋁電解電容效果會更好一些。從上面的例子我們可以知道，作為退耦的電容，必需有很快的響應速度才能達到效果。如果圖中的局部電路A是指一個晶片的話，那麼退耦電容要用瓷片電容，而且電容儘可能靠近晶片的電源引腳。而如果「局部電路A」是指一個功能模塊的話，可以使用瓷片電容，如果容量不夠也可以使用鉭電容或鋁電解電容（前提是功能模塊中各晶片都有了退耦電容—瓷片電容）。
濾波電容的容量往往都可以從開關電源晶片的數據手冊裡找到計算公式。如果濾波電路同時使用電解電容、鉭電容和瓷片電容的話，把電解電容放的離開關電源最近，這樣能保護鉭電容。瓷片電容放在鉭電容後面。這樣可以獲得最好的濾波效果。
退耦電容需要滿足兩個要求，一個是容量需求，另一個是ESR需求。也就是說一個0.1uF的電容退耦效果也許不如兩個0.01uF電容效果好。而且，0.01uF電容在較高頻段有更低的阻抗，在這些頻段內如果一個0.01uF電容能達到容量需求，那麼它將比0.1uF電容擁有更好的退耦效果。
很多管腳較多的高速晶片設計指導手冊會給出電源設計對退耦電容的要求，比如一款500多腳的BGA封裝要求3.3V電源至少有30個瓷片電容，還要有幾個大電容，總容量要200uF以上…
每路輸入都有10nF和100nF濾雜訊，同時為了穩定壓降，接有一個10uF的大電容。一般來說，小電容需要靠近晶片，而且每個pin一個。大電容則可放遠點。
對於電源輸出部分來說，除一般原則，需要考慮器件峰值電流較大，把電平拉下來的可能。因此需要一顆大電容，一般10uF以上，數字電路中典型的去耦電容值是0.1μF。這個電容的分布電感的典型值是5μH。0.1μF的去耦電容有5μH的分布電感，它的並行共振頻率大約在7MHz左右，也就是說，對於10MHz以下的噪聲有較好的去耦效果，對40MHz以上的噪聲幾乎不起作用。1μF、10μF的電容，並行共振頻率在20MHz以上，去除高頻噪聲的效果要好一些。每10片左右集成電路要加一片充放電電容，或1個蓄能電容，可選10μF左右
14.1、退藕電容的一般配置原則
1. 電源輸入端跨接10 ~100uf的電解電容器。如有可能，接100uf以上的更好。
2. 原則上每個集成電路晶片都應布置一個0.01pf的瓷片電容，如遇印製板空隙不夠，可每4~8個晶片布置一個1 ~ 10pf的但電容。
3. 對於抗噪能力弱、關斷時電源變化大的器件，如 ram、rom存儲器件，應在晶片的 電源線和地線之間直接入退藕電容。
4、電容引線不能太長，尤其是高頻旁路電容不能有引線。此外，還應注意以下兩點：
a、 在印製板中有接觸器、繼電器、按鈕等元件時．操作它們時均會產生較大火花放電 ，必須採用附圖所示的 rc 電路來吸收放電電流。一般 r 取 1 ~ 2k，c取2.2 ~ 47uf。
b、 cmos的輸入阻抗很高，且易受感應，因此在使用時對不用端要接地或接正電源。
由於大部分能量的交換也是主要集中於器件的電源和地引腳，而這些引腳又是獨立的直接和地電平面相連接的。這樣，電壓的波動實際上主要是由於電流的不合理分布引起。但電流的分布不合理主要是由於大量的過孔和隔離
帶造成的。這種情況下的電壓波動將主要傳輸和影響到器件的電源和地線引腳上。 為減小集成電路晶片電源上的電壓瞬時過衝，應該為集成電路晶片添加去耦電容。這可以有效去除電源上的毛刺的影響並減少在印製板上的電源環路的輻射。
當去耦電容直接連接在集成電路的電源管腿上而不是連接在電源層上時，其平滑毛刺的效果最好。這就是為什麼有一些器件插座上帶有去耦電容，而有的器件要求去耦電容距器件的距離要足夠的小。
去耦電容配置的一般原則如下：
● 電源輸入端跨接一個10～100uF的電解電容器，如果印製電路板的位置允許，採用100uF以上的電解電容器的抗幹擾效果會更好。
● 為每個集成電路晶片配置一個0.01uF的陶瓷電容器。如遇到印製電路板空間小而裝不下時，可每4～10個晶片配置一個1～10uF鉭電解電容器，這種器件的高頻阻抗特別小，在500kHz～20MHz範圍內阻抗小於1Ω，而且漏電流很小（0.5uA以下）。
● 對於噪聲能力弱、關斷時電流變化大的器件和ROM、RAM等存儲型器件，應在晶片的電源線（Vcc）和地線（GND）間直接接入去耦電容。
● 去耦電容的引線不能過長，特別是高頻旁路電容不能帶引線。
● 在印製板中有接觸器、繼電器、按鈕等元件時．操作它們時均會產生較大火花放電，必須RC 電路來吸收放電電流。一般 R 取 1 ~ 2K，C取2.2 ~ 47UF。
● CMOS的輸入阻抗很高，且易受感應，因此在使用時對不用端要接地或接正電源。
● 設計時應確定使用高頻低頻中頻三種去耦電容，中頻與低頻去耦電容可根據器件與PCB功耗決定,可分別選47-1000uF和470-3300uF；高頻電容計算為: C=P/V*V*F。
● 每個集成電路一個去耦電容。每個電解電容邊上都要加一個小的高頻旁路電容。
● 用大容量的鉭電容或聚酷電容而不用電解電容作電路充放電儲能電容。使用管狀電時，外殼要接地。
1.14.2、配置電容的經驗值
好的高頻去耦電容可以去除高到1GHZ的高頻成份。陶瓷片電容或多層陶瓷電容的高頻特性較好。設計印刷線路板時，每個集成電路的電源，地之間都要加一個去耦電容。去耦電容有兩個作用：一方面是本集成電路的蓄能電容，提供和吸收該集成電路開門關門瞬間的充放電能；另一方面旁路掉該器件的高頻噪聲。數字電路中典型的去耦電容為0.1uf的去耦電容有5nH分布電感，它的並行共振頻率大約在7MHz左右，也就是說對於10MHz以下的噪聲有較好的去耦作用，對40MHz以上的噪聲幾乎不起作用。
1uf，10uf電容，並行共振頻率在20MHz以上，去除高頻率噪聲的效果要好一些。在電源進入印刷板的地方和一個1uf或10uf的去高頻電容往往是有利的，即使是用電池供電的系統也需要這種電容。每10片左右的集成電路要加一片充放電電容，或稱為蓄放電容，電容大小可選10uf。最好不用電解電容，電解電容是兩層溥膜捲起來的，這種
捲起來的結構在高頻時表現為電感，最好使用膽電容或聚碳酸醞電容。 去耦電容值的選取並不嚴格，可按C=1/f計算；即10MHz取0.1uf。由於不論使用怎樣的電源分配方案，整個系統會產生足夠導致問題發生的噪聲，額外的過濾措施是必需的。這一任務由旁路電容完成。一般來說，一個1uf-10uf 的電容將被放在系統的電源接入端，板上每個設備的電源腳與地線腳之間應放置一個0.01uf-0.1uf 的電容。旁路電容就是過濾器。放在電源接入端的大電容（約10uf）用來過濾板子產生的低頻（比如60hz 線路頻率）。板上工作中的設備產生的噪聲會產生從100mhz 到更高頻率間的合共振（harmonics）。每個晶片間都要放置旁路電容，這些電容比較小，大約0.1u 左右。電容器是電路中最基本的元件之一，利用電容濾除電路上的高頻騷擾和對電源解耦是所有電路設計人員都熟悉的。但是，隨著電磁幹擾問題的日益突出，特別是幹擾頻率的日益提高，由於不了解電容的基本特性而達不到預
期濾波效果的事情時有發生。本文介紹一些容易被忽略的影響電容濾波性能的參數及使用電容器抑制電磁騷擾時需要注意的事項。
電容引線的作用
在用電容抑制電磁騷擾時，最容易忽視的問題就是電容引線對濾波效果的影響。電容器的容抗與頻率成反比，正是利用這一特性，將電容並聯在信號線與地線之間 起到對高頻噪聲的旁路作用。然而，在實際工程中，很多人發現這種方法並不能起到預期濾除噪聲的效果，面對頑固的電磁噪聲束手無策。出現這種情況的一個原因 是忽略了電容引線對旁路效果的影響。
實際電容器的電路模型如圖1所示，它是由等效電感（ESL）、電容和等效電阻（ESR）構成的串聯網絡。
理想電容的阻抗是隨著頻率的升高降低，而實際電容的阻抗是圖1所示的網絡的阻抗特性，在頻率較低的時候，呈現電容特性，即阻抗隨頻率的增加而降低，在某 一點發生諧振，在這點電容的阻抗等於等效串聯電阻ESR。在諧振點以上，由於ESL的作用，電容阻抗隨著頻率的升高而增加，這是電容呈現電感的阻抗特性。 在諧振點以上，由於電容的阻抗增加，因此對高頻噪聲的旁路作用減弱，甚至消失。
電容的諧振頻率由ESL和C共同決定，電容值或電感值越 大，則諧振頻率越低，也就是電容的高頻濾波效果越差。ESL除了與電容器的種類有關外，電容的引線長度是一個十分重要的參數，引線越長，則電感越大，電容 的諧振頻率越低。因此在實際工程中，要使電容器的引線儘量短。
0歐姆電阻作用
1,在電路中沒有任何功能,只是在PCB上為了調試方便或兼容設計等原因.
2,可以做跳線用,如果某段線路不用,直接不貼該電阻即可(不影響外觀)
3,在匹配電路參數不確定的時候,以0歐姆代替,實際調試的時候,確定參數,再以具體數值的元件代替.
4,想測某部分電路的耗電流的時候,可以去掉0ohm電阻,接上電流表,這樣方便測耗電流.
5,在布線時,如果實在布不過去了,也可以加一個0歐的電阻
6,在高頻信號下,充當電感或電容.(與外部電路特性有關)電感用,主要是解決EMC問題.如地與地,電源和IC Pin間
7,單點接地(指保護接地、工作接地、直流接地在設備上相互分開,各自成為獨立系統.)
8,熔絲作用
*模擬地和數字地單點接地*
只要是地,最終都要接到一起,然後入大地.如果不接在一起就是浮地,存在壓差,容易積累電荷,造成靜電.地是參考0電位,所有電壓都是參考地得出的,地的標準要一致,故各種地應短接在一起.人們認為大地能夠吸收所有電荷,始終維持穩定,是最終的地參考點.雖然有些板子沒有接大地,但發電廠是接大地的,板子上的電源最終還是會返回發電廠入地.如果把模擬地和數字地大面積直接相連,會導致互相干擾.不短接又不妥,理由如上有四種方法解決此問題:
1、用磁珠連接;
2、用電容連接;
3、用電感連接;
4、用0歐姆電阻連接.
磁珠的等效電路相當於帶阻限波器,只對某個頻點的噪聲有顯著抑制作用,使用時需要預先估計噪點頻率,以便選用適當型號.對於頻率不確定或無法預知的情況,磁珠不合.
電容隔直通交,造成浮地.
電感體積大,雜散參數多,不穩定.
0歐電阻相當於很窄的電流通路,能夠有效地限制環路電流,使噪聲得到抑制.電阻在所有頻帶上都有衰減作用(0歐電阻也有阻抗),這點比磁珠強.
*跨接時用於電流迴路*
當分割電地平面後,造成信號最短回流路徑斷裂,此時,信號迴路不得不繞道,形成很大的環路面積,電場和磁場的影響就變強了,容易幹擾/被幹擾.在分割區上跨接0歐電阻,可以提供較短的回流路徑,減小幹擾.
*配置電路*
一般,產品上不要出現跳線和撥碼開關.有時用戶會亂動設置,易引起誤會,為了減少維護費用,應用0歐電阻代替跳線等焊在板子上.
空置跳線在高頻時相當於天線,用貼片電阻效果好.
*其他用途*
布線時跨線，調試/測試用臨時取代其他貼片器件 ，作為溫度補償器件
用好去耦電容。好的高頻去耦電容可以去除高到1GHZ的高頻成份。陶瓷片電容或多層陶瓷電容的高頻特性較好。設計印刷線路板時，每個集成電路的電源，地之間都要加一個去耦電容。去耦電容有兩個作用：一方面是本集成電路的蓄能電容，提供和吸收該集成電路開門關門瞬間的充放電能；另一方面旁路掉該器件的高頻噪聲。數字電路中典型的去耦電容為0.1uf的去耦電容有5nH分布電感，它的並行共振頻率大約在7MHz左右，也就是說對於10MHz以下的噪聲有較好的去耦作用，對 40MHz以上的噪聲幾乎不起作用。
1uf，10uf電容，並行共振頻率在20MHz以上，去除高頻率噪聲的效果要好一些。在電源進入印刷板的地方和一個1uf或10uf的去高頻電容往往是有利的，即使是用電池供電的系統也需要這種電容。每10片左右的集成電路要加一片充放電電容，或稱為蓄放電容，電容大小可選10uf。最好不用電解電容，電解電容是兩層溥膜捲起來的，這種捲起來的結構在高頻時表現為電感，最好使用膽電容或聚碳酸醞電容。
去耦電容值的選取並不嚴格，可按C=1/f計算；即10MHz取0.1uf，對微控制器構成的系統，取0.1~0.01uf之間都可以。
3、 降低噪聲與電磁幹擾的一些經驗。
(1) 能用低速晶片就不用高速的，高速晶片用在關鍵地方。
(2) 可用串一個電阻的辦法，降低控制電路上下沿跳變速率。
(3) 儘量為繼電器等提供某種形式的阻尼。
(4) 使用滿足系統要求的最低頻率時鐘。
(5) 時鐘產生器儘量靠近到用該時鐘的器件。石英晶體振蕩器外殼要接地(6) 用地線將時鐘區圈起來，時鐘線儘量短。
（7）I/O驅動電路儘量靠近印刷板邊，讓其儘快離開印刷板。對進入印製板的信號要加濾波，從高噪聲區來的信號也要加濾波，同時用串終端電阻的辦法，減小信號反射。
回覆：電阻、示波器、DSP、傅立葉、阻抗、小波、信號、電路、面試、電源、FPGA、CAN 查看更多好文
喜歡本文請收藏和分享給好友~