在晶片製造過程中，為了將掩模版上的設計線路圖形轉移到矽片上，首先需要通過曝光工藝（光刻）來實現轉移，然後通過刻蝕工藝得到矽圖形。光刻技術最早應用於印刷行業，並且是早期製造PCB的主要技術。自20世紀50年代開始，光刻技術逐步成為集成電路晶片製造中圖形轉移的主流技術。
過去幾十年裡，晶片製造商一直使用193nm波長的ArF深紫外(DUV)光刻技術來生產晶片。
不過隨著集成電路製造工藝持續微縮，尤其在進入7nm、5nm時代後，晶片集成度不斷提升，在追求更高的圖形密度的目的之下，無論如何改進ArF光的生產工藝，都無法再滿足相應需求。
因為在7nm節點集成電路產品工藝技術的開發上，採用193浸式（193i）光刻技術需要進行四重曝光，這意味著需要多次更換掩膜版，使得在多重對準方面面臨極大的挑戰，良品率難以提高、量產難度增大。
為解決這一問題，極紫外（EUV）光刻技術適時而生。因其波長短（13.5nm）、解析度高，能夠實現更好的保真度，且只需進行單次圖形曝光，減少了掩模版數目，促成了更高的成品率，因此成為應用於10nm以下，比DUV多重曝光技術成本更低的一種光刻技術。
然而，當工藝推進至5nm節點時，即使採用EUV技術，也需要進行雙重曝光，這樣才能夠獲得更為緊密的圖案間距。
但是，有關對齊的問題也再次困擾行業。
另外需要注意的是，根據摩爾定律，晶片集成的電晶體數目與日俱增，儘管對工藝的要求越來越高，但行業始終面臨著相當大的瓶頸——即解析度的提高，而現實是更小波長的光刻機難於製造。
因此考慮到在最先進的工藝下單掩膜 EUV 解析度面臨的挑戰以及雙重曝光 (DP) 光刻-蝕刻-光刻-蝕刻 (LELE) 工藝固有的對齊問題，自對齊多重曝光工藝發展為行業趨勢。
（SALELE 自對齊過程：(a) 將 LE2 與 LE1 對齊。(b) 最終製造的形狀。）
現下，最常見的自對齊多重曝光技術被稱為自對齊雙重曝光 (SADP)，同時SADP 中所用的技術也可輕鬆沿用至自對齊四重曝光 (SAQP)。
但問題又來了：在使用掩膜印製電介質阻擋的過程中，通常縮小至小於新工藝的間距會增加工藝變異，從而增加對阻擋的可印製性約束。因此，必須優化阻擋形狀的放置，然而通過添加冗餘金屬的技術則必須要考慮增加的電容問題。
所以自對齊光刻-蝕刻-光刻-蝕刻（SALELE ）工藝出現了，其不添加任何冗餘金屬，意味著沒有額外的電容，可以說，該技術結合了自對齊多重曝光和 LELE 工藝多個方面。
如今，自對齊多重曝光工藝已成為最先進工藝的必要條件，可避免與 DP/TP/QP LE n 工藝相關的未對齊問題，並提高了圖形保真度；而這其中，IMEC 和 Mentor共同創建、優化、設計和支持的可用於生產的SALELE 工藝，則具備一些更有前景的優勢。
具體的工作原理是什麼呢？如果您想進一步了解SADP、SAQP 和 SALELE的相關機制，請點擊這裡下載白皮書查看原文。