EUV工藝不同多重圖形化方案的優缺點及新的進展研究

2020-11-23 電子發燒友

EUV工藝不同多重圖形化方案的優缺點及新的進展研究

網絡整理 發表於 2019-09-05 11:45:00

2019年,EUV光刻(EUVL)將達到一個重要的裡程碑。經過多年的等待,先進光刻技術終於進入大批量生產。EUVL將率先用於7nm節點(IMEC N8或代工廠N7)邏輯後段(BEOL)的最關鍵金屬層和通孔。與此同時,研究中心正在探索未來技術節點的選擇,這些節點將逐步納入更多的EUVL印刷結構。在本文的第一部分,imec的幹法蝕刻研發工程師Stefan Decoster比較了在N3及更先進技術節點下,不同的多重圖形化方案的優缺點。

與過去相比,研究人員現在已經將EUVL作為存儲器關鍵結構的圖形化工藝的一個選項,例如DRAM的柱體結構及STT-MRAM的MTJ。在本文的第二部分,IMEC的研發工程師Murat Pak提出了幾種STT-MRAM關鍵結構的圖形化方案。

在後段引入EUV多重顯影

今年,一些主要的代工廠將首次在其大批量生產線中使用EUVL來處理邏輯7nm(N7)晶片。它們將EUVL引入BEOL的最關鍵金屬層(local M0至M3),以及互連這些金屬層的過孔中。在這些層中,線和溝槽具有36-40nm量級的節距。溝槽與溝槽的隔斷相互垂直,以便在連續溝槽中產生隔斷。下一個技術節點N5會運用到28到32nm之間的金屬節距。

「2017年,我們已經證明這些32nm節距線可以在一次曝光中直接用EUVL進行圖形化,」Stefan Decoster補充道。「或者,可以使用混合選項,其中基於193i的SAQP與EUV block相結合。」

圖示採用193nm浸入式SAQP圖形化的32nm節距M2層,以及直接由EUV圖形化製作的隔斷(block)。

從EUV單次顯影到EUVL多重顯影

同時,很明顯,EUVL單次曝光已經達到了32納米到30納米節距的極限。Stefan Decoster:「超過30nm節距,使用當前的EUVL技術(即0.33數值孔徑(NA))需要採用多重圖形化技術,進一步縮小尺寸。這些技術通常涉及將晶片圖案分成兩個或更多個更簡單的掩模,並且可以以不同的風格存在。EUV多重顯影將比原先想像的更早推出, 主要是由於存在隨機失效。「這些失效在極小的特徵尺寸下開始變得更加明顯,並且限制了EUV單次曝光的實際解析度。

IMEC N5技術節點的多重顯影方案

在實踐中,這意味著IMEC N5(或代工廠N3)技術節點具有21nm的金屬節距,這需要EUVL multi-patterning,例如SADP或LELE,當然,IMEC還提供了另外兩種方案,即193iSAQP,193i SAOP,仍然可以實現這些尺寸的線和溝槽。在成本,光刻質量和工藝流程的複雜性方面,這些技術中的每一種都具有其自身的優點和缺點。

「然而,EUVL single patterning 並不止步於此,」Stefan Decoster澄清道。「我們預計更鬆弛的金屬層(例如M4至M7層)和關鍵過孔仍然可以利用EUVL單次曝光來實現。此外,IMEC和ASML正在開發下一代high-NA EUVL系統(NA =0.55),以進一步提高單次曝光的解析度。」

IMEC N5以下:16 nm節距的圖形化方案

IMEC的研究人員探索了四種不同的圖形化方案,用於製作20nm節距以下的圖形:基於193i的SAOP方案,基於EUV的SADP方案,基於EUV的SAQP方案和EUV SALELE方案。Stefan Decoster:「這四種方案都可以製作16nm節距的線。然而,它們在流程複雜性,成本,可擴展性和設計自由度方面存在差異,這些都是行業的重要考慮因素。我們還發現,線邊緣粗糙度(LER)仍然是主要關注點。」

193nm 浸沒式光刻仍然可以完成這項工作

在這些激進的節距下,193nm浸沒式光刻只能與SAOP結合使用 ,從128nm節距開始經歷三次圖形倍增最終達到16nm節距。Stefan Decoster指出,193i SAOP的優點是線條邊緣粗糙度(LER)小,但一個固有的缺點是極其漫長而複雜的工藝流程,這給過程控制和成本帶來了挑戰。

使用EUVL multi-patterning可以使flow變短

「出於這個原因,我們還探索了『較短的』基於EUVL的圖形化方案,即EUV的SADP」,Stefan Decoster補充道,「為了實現這種圖形化方法,EUV光刻的起始節距必須為32nm。雖然目前的EUVL技術仍然能夠製作32nm節距線,但是所得到的線寬不能小於16nm。因此,我們不得不應用額外的trim技術來實現在32nm節距下8nm的線寬(mandrel)。採用SADP技術,這種節距可以成功地降低到16nm。」16 nm節距的圖形也可以採用更具可擴展性的EUVL SAQP方法,從更寬鬆的64nm節距開始。然而,對於這些基於EUV的多重圖形化方法,線邊緣粗糙度(LER)仍然是一個重要問題。該團隊認為,這種LER可以進一步降低,例如通過選擇恰當的光刻膠材料和改善光刻膠平滑性。

三種圖形化flow可實現16nm節距圖形(自上而下的SEM圖)頂部)基於EUV的SADP,(中)基於EUV的SAQP和(底部)193iSAOP。所有三個選項的LER均在8nm line和space的情況下測得。

為了優化MTJ的LCDU,已經提出並比較了不同的EUV光刻方案。MuratPak:「首先,我們考慮了不同的光刻膠,包括眾所周知的化學放大膠(CAR),以及兩種不同的MCR(含金屬)光刻膠。其次,我們的團隊篩選了不同的底層包括旋塗碳(SOC)和旋塗玻璃(SOG),並研究了它們對光刻膠性能的影響。最後,我們研究了不同的tonalites(相當於正膠和負膠的區別,編者注),特別是CAR光刻膠(做柱)和positive tone光刻膠加上tone反轉工藝(將孔變成柱)。「該團隊還研究了光刻膠上的LCDU的改進是否會轉移到了蝕刻之後。以上所有實驗中的EUV都使用ASMLTWINSCAN NXE:3300B進行曝光。

tone反轉過程的圖示: (左)用正tone CAR光刻膠獲得的孔和(右)在tone反轉後獲得的柱。

三種有可能的方案 (如下圖,由編者添加)

其中一支MCR光刻膠搭配SOC和SOG均獲得了相對較好的LCDU結果。第三種方案是tone反轉工藝 ,最終也表現良好。「對於所有這三種方法,我們獲得了超過20%的LCDU的改進,」Murat Pak補充道。「這是整個工藝流程朝向1.55nm LCDU目標的重要一步。」對於這些有前景的光刻工藝方案,其他性能指標,如工藝窗口分析,柱圓度和尺寸均勻性均已通過驗證。

最容易使用的工具是CD-SEM(一種掃描電子顯微鏡),CD-SEM可被用於各種缺陷的檢測,但缺點在於觀察面積有限,一片完整的晶圓掃描下來需要幾個月。另一種工具是E-beam,掃描面積更大,缺點就是所使用的高能電子束對光刻膠有破壞性並且對晶圓級的掃描仍然不夠高效。一些公司採用多電子束掃描試圖解決速度問題,但如何保證上千束電子束的校準以及如何保障電子束彼此之間不能互相影響,是他們需要解決的問題。

「光學缺陷檢測是每個人都想使用的終極方案,它的優點是晶圓級別的掃描,而這正是工業界需要的。它的檢測靈敏度達到0.01/cm2。」 Peter De Bisschop說。通過檢測光和軟體的研究和優化,光學檢驗領域在最大限度地提高信噪比方面取得了很大的進步。

每種方法都有其優缺點

此外,光學缺陷檢測能夠檢測非常小的缺陷也是要付出代價的。光學技術已被成功的應用於一些尺寸比較大的例如粒子缺陷檢測,「但是現在,缺陷變得如此之小,我們不禁要問自己,光學方法是否具有足夠高的靈敏度來檢測這些隨機缺陷,例如線的橋連或者孔的丟失?這仍然是懸而未決的問題。當然,對於尺寸較大的缺陷檢測,光學技術毫無疑問是不二選擇。」Peter De Bisschop 說道。

所以,我們仍然缺少一個可以做所有事情的方法,每種技術各有其優缺點。例如,對橋連的檢測,光學方法相比CD-SEM,二者表現出不同——但互補——的作用範圍。測量高密度缺陷時CD-SEM是很好的選擇,將CD-SEM測量的數據外推幾個量級,可以得到很合理的預測趨勢(如下圖)。同時,光學檢測方法對細微尺寸的橋連缺陷的檢測也有非常好的靈敏性。

機器學習的興起

機器學習可以使現有設備更加高效。CD-SEM比SEM-Review慢得多,因為前者對每一個像素點都進行精細掃描,而後者則只是粗略掃描。「當然掃描速度越快,就會犧牲分辨力以及靈敏度。不過,我們正在嘗試用機器學習——比如快速人臉識別技術——來提升對缺陷檢測的高質量成像。如果行之有效的話,我們就可以大大加快電子束的掃描速度,wafer級別的掃描就不需要1000束電子了,100束足矣。」Philippe Leray說道。機器學習的另一個用途是製造過程的控制。在集成電路的製造過程中,一片晶圓會經過大量的設備,每一個步驟都由精細的參數來控制,以及原位檢測。這個過程中則會產生大量的數據。比如,等離子體刻蝕深度的檢測,我們需要觀察等離子體的光譜,而圖像和光譜包含的信息則遠遠不只是「缺陷」或者深度。Philippe Leray說:「我們的想法是,在整個集成電路製造以及測量過程中,收集所有的數據來『訓練』設備找出規律。設備對缺陷的理解是通過大量的數據,計算並推測出關鍵尺寸(critical dimension, CD),或者發現不好的刻蝕。即使這些數據細微複雜到人力無法識別。」

隨機世界的認知

其實這些測量方法已經揭示了隨機失效的概率和曝光尺寸的關係:隨著尺寸的減小,失效概率幾乎是指數式的增長,我們把這種關係叫做「隨機懸崖」(stochastic cliff)。對於密集結構,有兩種失效:隨著線條距離和接觸孔的尺寸的減小,線條的橋連或者接觸孔的丟失兩種缺陷則會急劇增長;而線條寬度或者接觸孔的距離的減小,線條斷裂或者接觸孔的重疊兩種缺陷會急劇增長。對於比較稀疏的結構,兩種失效機理都存在,但只有線條斷裂或者接觸孔丟失或造成實際缺陷。隨機懸崖不是唯一的問題。今年的SPIE先進光刻會議,IMEC首次向我們展示了他們的發現:(橋連)缺陷的數量永遠不會減小到零,而是達到一個最小的常數,我們稱之為瓶頸。這是一個很重要的發現,揭示了缺陷形成的另一種機理。

雖然這種瓶頸的機理暫未可知,但其後果是很嚴重的。能夠製造的尺寸一定要遠離隨機懸崖,而且對於密集結構兩個懸崖之間的無缺陷窗口會大大變小(見下圖a)。這是業界需要解決的問題。瓶頸現象的發現,使得「即使是在無缺陷窗口,也並不表明就沒有缺陷。」Peter De Bisschop解釋道。

(a) 兩種隨機懸崖之間存在一個可能的無缺陷窗口

(b) 對於特定的L/S (line/space)橋連缺陷的數量不會減小到零

不僅僅是曝光劑量,光刻膠材料也是很重要的因素。IMEC在減少隨機失效和線條糙度度方面取得了一些新的進展,他們通過順序滲透分析(SIS)——一種常用於定向自組裝(DSA)的現有技術——應用到EUV光刻技術上,在光刻膠裡面摻雜無機元素使其更堅硬牢固,從而提高製作圖形的質量。

「由於有眾多參數需要調整,應該存在一個參數的『最優設置』。不過可能性更大的是,沒有一個參數設置可以完全解決問題。」Peter De Bisschop評論道,「基本上,我們希望在合理的時間內得到這些最優工藝參數。但很多設備有幾百種可能的參數設定組合,人力難以做到。這顯然是機器學習可以發揮的另一個領域。」Philippe Leray 道。

對失效的研究

對失效機理的理解可以更好的應對缺陷,了解工藝參數對失效概率的具體影響。EUV波長很短,高能光子轟擊光刻膠,發生化學反應。對這些化學反應的研究可以有助於開發光刻膠以及底層吸收層。

IMEC和KM實驗室近期開始合作深入研究EUV光刻技術的基礎物理,使得在阿秒到皮秒級別研究EUV光子和光刻膠的化學反應成為可能。目前,暫無其他實驗室有此實力。

EUV光子和光刻膠化學反應的研究對於減少隨機失效至關重要

另一種揭露EUV光刻技術神秘面紗的方法是探測並量化光刻反應過程中有哪些分子被釋放。光刻膠在吸收光子之後發生化學反應,光刻膠分子分解並形成新的化學鍵,另一部分物質不穩定從而逃逸。光刻膠上方的探測器可以探測到這部分逃逸分子並通過其質量分析其成分。這部分化學產物在曝光之前並不存在,因而他們的產生可以揭示光刻化學反應過程。另外,通過探測反應產物,可以了解曝光劑量或者光刻膠材料對光刻化學反應的影響。這樣,我們可以將光刻光學反應對隨機失效類型或者概率的利弊聯繫起來。

「當然,這些策略沒有一個能完全揭示隨機世界的面貌。但每一種方法都可以讓我們對隨機世界多一點了解,最後我們期望有一天,能完全了解隨機世界的機理。」Peter De Bisschop總結道。

打開APP閱讀更多精彩內容

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容圖片侵權或者其他問題,請聯繫本站作侵刪。 侵權投訴

相關焦點

  • 250瓦EUV光源成就EUV微影技術新突破,EUV微影技術將大量生產
    包括英特爾(Intel)、三星(Samsung)、臺積電(TSMC)與Globalfoundries等頂尖晶片製造商,都打算在接下來兩年將EUV微影導入量產工藝,ASML在今年2月展示了104WPH的生產量,該公司高層並聲稱,甚至在250瓦光源實現之前,該公司的微影設備可達到125WPH的產量。
  • 泛林集團發布應用於EUV光刻的技術突破
    泛林集團研發的這項全新的幹膜光刻膠技術,結合了泛林集團在沉積、刻蝕工藝上的領導地位及其與阿斯麥 (ASML) 和比利時微電子研究中心 (imec) 戰略合作的成果,它將有助於提高EUV光刻的解析度、生產率和良率。泛林集團的幹膜光刻膠解決方案提供了顯著的EUV光敏性和解析度優勢,從而優化了單次EUV光刻晶圓的總成本。
  • EUV微影技術的最佳時間點到了嗎?
    雖然透過多重圖形策略,7納米生產當然可能不需要用到EUV,但是這種方法現在來到了為整體生產流程添加周轉時間(turnaround-time)的程度,這可會因此影響半導體業者的敏捷性與產品上市時程,這些對於服務客戶的能力十分關鍵。
  • 2015鋁合金陽極氧化工藝*研究進展
    1 工藝參數的研究進展     工藝參數對陽極氧化過程的影響十分重要,陽極氧化膜層的性能取決於各種工藝參數在硫酸電解液體系下對7A04鋁合金進行硬質陽極氧化處理,研究溫度正負脈衝電流密度正負脈衝電流時間比以及氧化時間等工藝參數對製備的氧化膜層的厚度硬度以及形貌的影響結果所製備出的陽極氧化膜具有緻密的組織結構和更高的硬度值以下分析陽極氧化工藝參數的研究進展
  • 對比不同的PCB板表面處理工藝的優缺點和適用場景
    隨著電子科學技術不斷發展,PCB技術也隨之發生了巨大的變化,製造工藝也需要進步。同時每個行業對PCB線路板的工藝要求也逐漸的提高了,就比如手機和電腦的電路板裡,使用了金也使用了銅,導致電路板的優劣也逐漸變得更容易分辨。 帶大家了解PCB板的表面工藝,對比一下不同的PCB板表面處理工藝的優缺點和適用場景。
  • 大化所高通量多重蛋白質組定量分析方法研究獲進展
    近日,中科院大連化學物理研究所王方軍博士、鄒漢法研究員等人在高通量多重蛋白質組定量分析方法研究方面取得新進展,發展了一級質譜(MS1)譜圖中六種不同蛋白質樣品同時規模化定量分析的同位素標記方法,並將該方法應用於細胞蛋白質合成-降解周轉更新分析,分析通量是常規同位素標記方法的三倍,研究成果發表在自然出版社新創立的綜合性刊物《科學報告》(Scientific Reports
  • 科普一分鐘|不同裝系統方法的優缺點&最佳方案
    此次就完整分析歸納多種不同方法的優缺點以及我個人建議。科普一分鐘|BIOS引導+MBR硬碟格式裝系統方法》:https://diy.pconline.com.cn/1238/12388577.html《科普一分鐘|UEFI引導+GPT硬碟格式裝系統方法》:https://diy.pconline.com.cn/1241/12417590.html  [PConline 科普一分鐘]此前我們推出了兩期視頻手把手給大家介紹了兩種裝系統方案的具體流程
  • 《中國組織工程研究》雜誌近期在線出版的生物材料新進展綜述:讀後定會有收穫
    根據目前的研究趨勢,未來酶響應性將作為多重響應性納米粒子抗腫瘤藥物設計的一部分逐漸發展,同時將會發現更多腫瘤特異性酶及響應機制,以應對複雜的腫瘤類型及其微環境。不同細胞及材料組合的細胞支架複合體可以促進牙周軟組織再生,有望取代自體移植物。目的:綜述自體或同種異體成纖維細胞、角質細胞、間充質幹細胞結合支架材料應用於牙周軟組織增量的研究進展及突破。
  • 手機處理器性能提升的法寶:新製造工藝5nm EUV
    5nm和EUV這兩個新登場的製造工藝究竟有著什麼優勢,多家代工廠為何要急著完成新技術的研究?讓小雷來簡單梳理一番。而在即將到來的5nm製程,晶片製造迎來了工藝上的節點:5nm有著過去都不算問題的特殊之處,極低的電晶體間隙使得漏電難以被控制,造成晶片性能存在可見的損失;而當前擁有的諸多製造技術又沒法有效解決漏電,將代工廠們攔在了5nm的門前。多家研發機構經過提前數年的研究,找到了一個解決5nm尷尬的方式,EUV(極紫外光刻)。
  • EUV吞吐量/掩膜/成本/光罩/產能/工藝步驟深度分析,臺積電、格羅方...
    我們預計,EUV將用於第二代和第三代7nm邏輯工藝。   DRAM   需要-但是落後於邏輯器件。相較於邏輯器件,DRAM的工藝更簡單,掩模數量大約有5nm邏輯工藝的一半,多重圖案掩膜數也更少。三星已經推出了18nm的DRAM,而且在沒有採用EUV技術的情況下推出了更低工藝尺寸的DRAM。
  • 矽光晶片研究新進展:特製納米線可選擇性透射不同顏色的光
    光學微處理器有朝一日可提供光速般的計算能力,而新研究表明,我們可以生產矽納米線,從而選擇性地透射不同顏色的光。
  • 反滲透膜耐氯及氯化修復研究進展
    綜述了反滲透膜耐氯性能以及氯化修復兩方面的研究進展。首先,簡要介紹芳香聚醯胺反滲透膜的氯化降解機理及氯化引起的性能變化。其次,從物理保護、納米材料改性、苯環修飾、醯胺鍵修飾以及聯合多重機制等多方面介紹了目前耐氯反滲透膜的研製手段及方法。再者,簡要介紹了幾種膜性能修複試劑及其應用。最後,對耐氯膜製備和膜氯化修復的研究方向和發展前景進行了總結與展望。
  • 部分亞硝化-厭氧氨氧化工藝處理低氨氮廢水研究進展
    在採用厭氧氨氧化工藝處理味精廢水時發現,AnAOB受ρ( NO-2N) 的抑制濃度為96. 5~126. 0mg/L。   厭氧氨氧化工藝處理低氨氮汙水的小試研究進展   國內外對厭氧氨氧化工藝在汙水處理系統的研究和工程應用主要集中在高氨氮汙水( >500mg/L)處理,但城市生活汙水氨氮濃度較低。
  • 國內ABS塑料電鍍件回收工藝研究進展
    國內ABS塑料電鍍件回收工藝研究進展http://www.pf.hc360.com2011年12月08日08:50
  • 臨床多重耐藥菌基因組編輯研究取得進展
    直接在臨床分離的多重耐藥菌中進行功能基因組學研究是解析耐藥機制以及開發抗耐藥策略最直接有效的方法。然而,由於缺乏能在臨床耐藥菌中直接進行高效基因編輯的工具,目前耐藥機制仍主要是採用組學分析加在模式菌中的異源驗證進行研究。
  • 集成灶優缺點有哪些?火星人集成灶優缺點詳解
    集成灶優缺點有哪些?集成灶優缺點又有哪些呢?今天小編就以集成灶十大品牌之一的火星人集成灶為例,做一個集成灶優缺點詳解,分析一下集成灶的利弊,幫助大家更進一步了解集成灶,從而做出正確的選擇。  火星人集成灶優缺點有哪些?首先我們來看一下優勢,火星人集成灶的第一大優勢就是吸油煙能力強。
  • 三星與臺積電的工藝之爭再掀高潮:盤點兩家10納米以下工藝及EUV方案
    納米以下工藝和EUV方案的準備情況。ODyEETC-電子工程專輯 ODyEETC-電子工程專輯三星將在7納米工藝及以下工藝全面使用EUV方案。7LPE已經在2019年4月已經完成驗證,布隨著V1產線的投產,表示三星7LPP已經準備好。但是試產和量產是兩個不同的過程,如何保證量率和技術迭代,對三星是個挑戰,千萬不要再犯當年14納米的錯。
  • 「金三角」進化「新三角」,看這個方案如何突出重圍、多重獲益!
    01這個方案讓CKD患者降壓不再是難題據統計,2017年中國CKD患者已達1.32億之多,隨著CKD的進展,高血壓患病率「水漲船高」,並顯著增加CKD患者的終末期腎病(ESRD)、心血管疾病(CVD)風險。郭明好教授生動地形容,想要富、先修路,人體也一樣,CKD患者的血管健康,尤其是血壓的管理不容忽視。
  • 雙歧桿菌發酵工藝研究進展
    本文從培養基、生長因子、培養技術、發酵條件等角度對國內外雙歧桿菌高產發酵工藝的研究進展進行了詳細的綜述,為雙歧桿菌的生產和研究提供了一定的理論指導。倪雪朋等[28]研究了不同培養技術對耐氧兩歧雙歧桿菌生長的影響,結果表明流加培養效果最好,小瓶培養、發酵罐間歇培養次之。流加培養可延長雙歧桿菌生長周期,使雙歧桿菌的OD值達到1.167,活菌數達2.87 ×1010cfu/mL,明顯高於優化培養基。
  • 三星Exynos 1080:5nm EUV FinFET工藝
    集成了5G模組的Exynos 1080是三星首款基於最新的5nm EUV FinFET工藝製造的處理器。在發布會上,三星電子系統LSI還宣布,vivo將首發搭載Exynos 1080處理器的終端產品。三星電子系統LSI營銷高級副總裁Dongho Shin稱,通過採用和集成現有的最先進技術,例如5nm EUV和最新的處理內核,Exynos 1080可以在行動裝置中提供5G,設備內置AI技術,高性能遊戲和多攝像頭的多重強大性能體驗。並且還稱「作為移動技術領域的領先解決方案的提供方,三星將不斷突破創新的界限,以求在我們的Exynos移動處理器中提供最佳的5G和卓越的處理性能。」