三星與臺積電的工藝之爭再掀高潮:盤點兩家10納米以下工藝及EUV方案

2020-12-06 電子工程專輯

本文轉自：芯思想 ChipInsightsODyEETC-電子工程專輯
原標題：三星EUV產線投產，晶圓代工爭霸賽再啟高潮ODyEETC-電子工程專輯

2020年2月20日，三星電子宣布，其位於華城的EUV專用生產線（V1-lines）已經開始批量生產。這是三星第一條EUV專用生產線。ODyEETC-電子工程專輯
 ODyEETC-電子工程專輯
V1生產線於2018年2月23日正式破土動工，2019年下半年開始測試晶圓生產，第一批產品將於第一季度交付給客戶。ODyEETC-電子工程專輯
 ODyEETC-電子工程專輯
根據三星的計劃，V1生產線目前正在生產採用7納米和6納米工藝技術的最先進的移動晶片，並將繼續採用更精細的電路，直至3納米工藝節點。預計到2020年底，V1生產線的累計總投資將達到60億美元，並將根據市場情況確定額外投資。ODyEETC-電子工程專輯
 ODyEETC-電子工程專輯
預計7nm及以下工藝節點的總產能將比2019年增長三倍。預計V1系列將在響應快速增長的全球市場對一位數節點代工技術的需求方面發揮關鍵作用。ODyEETC-電子工程專輯
 ODyEETC-電子工程專輯
隨著V1生產線的投入使用，三星現在在韓國和美國共有6條晶圓代工生產線，其中包括5條12英寸生產線和1條8英寸生產線。ODyEETC-電子工程專輯
 ODyEETC-電子工程專輯
ODyEETC-電子工程專輯
 ODyEETC-電子工程專輯
S1-lines位於韓國器興（Kiheung）廠區，建成於2005年，是三星首條12英寸邏輯代工生產線，目前量產65納米至8納米低功耗晶片，產品主要用於計算機網絡、智慧型手機、汽車、以及日益成長的物聯網市場等。ODyEETC-電子工程專輯
 ODyEETC-電子工程專輯
S2-lines位於美國奧斯汀（Austin）廠區，是由原8英寸廠改造而來；2010年8月開始潔淨室建設，2011年4月開始12英寸邏輯產品投產，當年達產43000片；目前量產65納米至14納米產品。2010年設立研發中心，旨在為系統LSI部門開發高性能、低功耗、複雜的CPU和系統IP架構和設計。ODyEETC-電子工程專輯
 ODyEETC-電子工程專輯
S3-lines位於韓國華城（Hwasung）廠區，是2018年建成投產的12英寸邏輯生產線，目前主要生產10納米至8納米產品，將是三星7納米產品的主力生產廠。ODyEETC-電子工程專輯
 ODyEETC-電子工程專輯
S4-lines位於韓國華城廠區，是CMOS影像傳感器（CIS）專用生產線，2017年開始對原DRAM產線11-lines和13-lines進行改造，目前CIS產能約8萬片。ODyEETC-電子工程專輯
 ODyEETC-電子工程專輯
6-lines位於韓國器興，是一座8英寸晶圓代工廠，於2016年開放，從180納米到70納米節點都可涵蓋，工藝技術包括嵌入式快閃記憶體（eFlash）、功率元件、影像感測器CIS，以及高電壓製程的生產，主要服務於韓國本土的Fabless。ODyEETC-電子工程專輯

工藝之爭

三星獨霸全球半導體野心由來已久，在TFT-LCD面板領域讓臺灣五虎落寞；在DRAM領域，將臺灣茂德逼得破產，讓力晶被迫轉型晶圓代工，趕得華亞投入美光懷抱。ODyEETC-電子工程專輯
 ODyEETC-電子工程專輯
隨著2017年三星坐上世界最大半導體寶座後，三星獨霸全球半導體野心也越來越膨脹，在CIS領域，2017年和2018年連續投入兩座12英寸廠約7萬片產能，步步緊逼索尼；在晶圓代工領域，2017年5月12日，將晶圓代工業務部門從系統LSI業務部門中獨立出來，成立三星電子晶圓代工，開始直接挑戰臺積電。ODyEETC-電子工程專輯
 ODyEETC-電子工程專輯
有媒體稱，三星EUV產線的投產以及成功交付高通全球首個5納米產品驍龍X60基帶晶片，都將給臺積電帶來些許壓力。臺積電則認為，高通的5納米晶片還沒確定是否由三星獨家代工，之前的7納米是兩家共擔，驍龍865給臺積電代工，7nm EUV工藝的驍龍765則是三星代工，而且相信高通明白，與三星共舞，就是與蛇共舞。ODyEETC-電子工程專輯
 ODyEETC-電子工程專輯
之前，芯思想已經在《三星目標高遠，爭當全球第一：存儲晶片，晶圓代工，CMOS圖像傳感器，還有營收》和《晶圓代工：三星力拼臺積電有幾多勝算》兩篇文章中，對三星的代工情況進行了分析。ODyEETC-電子工程專輯

ODyEETC-電子工程專輯

三星10納米以下工藝和EUV方案

先來看三星在10納米以下工藝和EUV方案的準備情況。ODyEETC-電子工程專輯
 ODyEETC-電子工程專輯
三星10納米以下第一個節點本來是7納米，但是由於7納米量產受阻，黑面推出8納米，8納米製程的8LPP是10LPP的升級終極版，相比10LPP提升10%效率，減小10%面積。ODyEETC-電子工程專輯
 ODyEETC-電子工程專輯
三星將在7納米工藝及以下工藝全面使用EUV方案。7LPE已經在2019年4月已經完成驗證，布隨著V1產線的投產，表示三星7LPP已經準備好。但是試產和量產是兩個不同的過程，如何保證量率和技術迭代，對三星是個挑戰，千萬不要再犯當年14納米的錯。高通首款5G SoC 單晶片驍龍765 / 765G就是採用7LPP工藝，不過7LPP好像較計劃有所推遲。ODyEETC-電子工程專輯
 ODyEETC-電子工程專輯
7納米之後就是5納米。三星表示，5LPE將採用三星獨特的智能縮放（Smart Scaling）解決方案，將其納入基於EUV的7LPP技術之上，可實現更大面積擴展和超低功耗優勢。20200年2月，高通發布的驍龍X60基帶晶片就是採用5LPE工藝。ODyEETC-電子工程專輯
 ODyEETC-電子工程專輯
5納米之後，就是4納米。三星表示這是最後一次應用FinFET技術，延續5LPE工藝的成熟技術，方便客戶升級，4納米晶片面積更小，性能更高，可以快速達到高良率量產。同時，三星還計劃在2020年推出6LPE和4LPE工藝。ODyEETC-電子工程專輯
 ODyEETC-電子工程專輯
4納米之後就是3納米。目前三星3納米製程分3GAE、3GAP兩個時代。首發3GAE是第一代GAA技術，根據官方說法，因是全新GAA電晶體結構，三星使用納米設備製造出MBCFET（Multi-Bridge-Channel FET），可顯著增加電晶體性能，以取代FinFET電晶體技術。此外，MBCFET技術還能兼容現有FinFET製程技術及設備，加速製程開發及生產。2019年三星曾表示，與7納米製程相比，3納米製程可將核心面積減少45%，功耗降低50%，整體性能提升35%，預計最快2021年量產。ODyEETC-電子工程專輯
 ODyEETC-電子工程專輯
說完三星，再來看臺積電在10納米以下工藝和EUV方案的準備情況。ODyEETC-電子工程專輯

臺積電在10納米以下工藝及EUV方案

臺積電10納米以下第一個製程是7納米（N7）。採用DUV加浸沒式加多重曝光方案的7納米於2017年4月開始風險生產，，2018年第三季開始貢獻營收，在2018年有40多個客戶產品流片，2019年有100多個新產品流片。與10nm FinFET工藝相比，7nm FinFET具有1.6倍邏輯密度，約20%的速度提升和約40%的功耗降低。有兩個工藝製程可選，一是針對AP（N7P），二是針對HPC（N7HP）。聯發科天璣1000、蘋果A13和高通驍龍865都是採用N7P工藝。ODyEETC-電子工程專輯
 ODyEETC-電子工程專輯
臺積電第一個使用EUV方案的工藝是N7+。N7+於2018年8月進入風險生產階段，2019年第三季開始量產，N7+的邏輯密度比N7提高15%至20%，同時降低功耗。ODyEETC-電子工程專輯
 ODyEETC-電子工程專輯
7納米之後是6納米（N6）。2019年4月份推出的6nm製程技術，採用EUV光刻解決方案，將在2020年第一季風險試產，第三季實現量產。據悉N6工藝比N7工藝提供高出18%的邏輯密度，設計規則與N7完全兼容，使其全面的設計生態系統得以重複使用為，且加速產品上市時間。ODyEETC-電子工程專輯
 ODyEETC-電子工程專輯
接下來是5納米（N5）。5納米於2019年3月進入風險生產階段，預期2020年第二季拉高產能並進入量產。主力生產工廠是Fab 18。與7納米製程相較，5nm晶片密度增加80%，在同一運算效能下可降低15%功耗，在同一功耗下可提升30%運算效能。ODyEETC-電子工程專輯
 ODyEETC-電子工程專輯
N5P：N5P（5nm+）預計2020年第一季開始試產，2021年進入量產。與5nm製程相較在同一功耗下可再提升7%運算效能，或在同一運算效能下可再降低15%功耗。ODyEETC-電子工程專輯
 ODyEETC-電子工程專輯
至於3和2納米，臺積電錶示已經在研發中，並宣布了3納米和2納米的工藝建設計劃。至於3納米製程細節今年4月將見分曉。ODyEETC-電子工程專輯
 ODyEETC-電子工程專輯
總體來看，在10納米之下的工藝製造競爭中，臺積電技高一籌，領先三星大概一年半載的時間。雖然5納米製程，三星表示交付首個5納米晶片，但對於臺積電來說，也不是壞事，如當年14納米和16納米之爭，還不是臺積電笑到最後。ODyEETC-電子工程專輯

責編：Amy GuanODyEETC-電子工程專輯

相關焦點

  • 7納米EUV工藝並非一家獨大,臺積電也將推出新型工藝
    在之前所報導過的投資者會議上，英特爾公布的工藝路線圖表明2021年就會推出7納米EUV工藝，而關於這個7納米EUV工藝到底是個什麼來頭？先聽好物君好好解釋一番。早在去年年底，就有外媒報導過今年第三季度三星等其他廠商將大批量量產7納米EUV技術的產品，這個技術直譯為極紫外光微影技術，優勢在於不僅在電晶體密度上有所提升，在功耗上面也將減少10%，但是性能可能會沒有太大變化。
  • 7nm+EUV工藝齊投產,三星與臺積電爭雄
    三星與臺積電競爭激烈在晶片代工市場，聯電、格芯已宣布停止研發更先進的7nm工藝，中芯國際目前才剛投產14nm工藝，在晶片製造工藝上證形成三星與臺積電兩強之爭。隨著聯電和格芯停止研發更先進的工藝，晶片代工市場逐漸形成了三星和臺積電兩強之爭。2014年臺積電搶到了蘋果A8處理器的訂單，2015年蘋果則將A9處理器同時交由臺積電和三星代工，但是由於三星以14nmFinFET工藝製造的A9處理器在能效上表現不如臺積電的16nmFinFET工藝，此後蘋果的A系處理器一直由臺積電獨家代工。
  • 下一代EUV光刻機售價遠超3億美元?但臺積電和三星非買它不可
    據Semiconductor Engineering發布的消息，現階段臺積電和三星電子都已導入ASML第一代EUV光刻機以量產7納米和5納米製程工藝，英特爾也將在7納米製程投產過程中第一次布建採用，雖然在量產EUV製程工藝方面稍晚於臺積電和三星，但也正與ASML就EUV設備供應和技術支持展開緊密合作，從而急起直追。
  • 臺積電5nm製程滿載,高通轉單三星,EUV光刻機成明年關鍵
    根據臺積電的說法，雖然5nm製程量產良率爬升速度較 7 納米大幅跳躍，同時月產能也加速擴大，從先前的 8 萬片加速邁向 10 萬片，但是總體產能仍然是供不應求，目前部分訂單已排隊至 2021 年下半年。其次則是三星。
  • 緊跟臺積電步伐,三星投資100億美元赴美建廠,提升EUV工藝產能
    根據最新的報導，三星也將在美國德州新建一所工廠，整個項目投資高達100億美元，月產能可望達到70000片。臺積電和三星的「戰火」燒到了美國。三星在半導體領域的頻頻動作，也凸顯出了其在半導體製造領域的焦慮。
  • 臺積電 5 納米吊打英特爾 10 納米?別糾結了,這只是 「數字遊戲」
    這個方案在後續不斷改進中一直撐到今天，當然，隨著工藝繼續縮小，科學家也在嘗試新的解決方案，這裡就不提了。二、英特爾幹不過臺積電和三星？並不是了解到這裡，相信大家對半導體的製程工藝已經有了更深刻的認識。但其實，製程工藝，也就是所謂的柵極線寬，並不是影響晶片性能唯一重要的因素。
  • 半導體風雲錄》臺積電與三星之爭!張忠謀:三星是厲害對手,臺積電還...
    2013 年因為 20 納米製程良率無法突破等多方面的原因，三星電子失去蘋果 A 系列處理器訂單，當年的蘋果 A8 處理器全部交由臺積電代工。2015 年好不容易再搶回蘋果 A9 處理器的部分訂單，但由於產品的功耗控制不如臺積電，導致 2016 年的蘋果 A10 處理器訂單又全部由臺積電獨享，並且從此再也沒有再拿下過蘋果 A 系列處理器的訂單。
  • 三星5nm EUV工藝面臨良品率低問題;臺積電將推出4nm晶片製程工藝...
    三分鐘了解產業大事 1 【消息稱三星5nm EUV工藝面臨良品率低的問題，高通驍龍875G或受影響】 根據DigiTimes的最新報導，三星的5納米 EUV(極紫外光)光刻工藝正面臨著良品率低的問題
  • 為了先進位程,三星與臺積電進行肉搏戰了
    前言：由於在過去5年裡，英特爾在工藝技術進度方面的不給力，一再延誤，使得臺積電和三星已經奠定了業內兩強的地位。近兩年來，三星與臺積電在更先進晶片製程上，你追我趕，競爭十分激烈。事實上，臺積電力奪7納米／7納米EUV首勝，已於第2季量產5納米，至年底由蘋果包下大宗產能，2021年再推出5納米加強版，而隸屬於5納米家族的4納米，預計2021年第4季試產，2022年下半年量產。臺積電的5nm工藝在今年一季度就已大規模投產，三季度貢獻了約10億美元的營收，預計四季度將超過26億美元。
  • 三星、臺積電相繼動手,中芯的難題也解決了!
    除了在設備上下功夫，最近臺積電又開始了研發準備攻克晶片材料上的問題，主要是致力於突破1nm晶片，未來將會通過改變電晶體的厚度，實現2納米和1納米的研發。有了設備和材料，臺積電最近也在漲二納米的工廠的建造地。通過以上臺積電的重大投資，足以看出他們對3納米的重視，想要保住自己代工巨頭的位置，必須要加大投資，不然很容易就被三星給超越，因為現在能夠正常研發5納米晶片的還有三星。
  • 三星發布3納米路線圖,半導體工藝物理極限將至?
    近日，三星電子發布其3nm工藝技術路線圖，與臺積電再次在3nm節點上展開競爭。3nm以下工藝一直被公認為是摩爾定律最終失效的節點，隨著電晶體的縮小將會遇到物理上的極限考驗。而臺積電與三星電子相繼宣布推進3nm工藝則意味著半導體工藝的物理極限即將受到挑戰。未來，半導體技術的演進路徑將受到關注。
  • 10nm技術節點大戰:臺積電vs.三星
    jeoEETC-電子工程專輯這場戰役兩家大廠互有消長，首先是三星的14nm較臺積電的16nm搶先半年投入量產，因兩家大廠的鰭式電晶體(FinFET)設計也確有雷同之處，後續又衍生了競業禁止官司訴訟等故事，無論如何，最終臺積電還是以些許性能優勢擊敗三星，並使其16nm工藝於來年獨拿了Apple的A10處理器(iPhone 7)訂單。
  • 臺積電7nm工藝_7nm工藝意味著什麼
    最早使用FinFET工藝的是英特爾，他們在22納米的第三代酷睿處理器上使用FinFET工藝，隨後各大半導體廠商也開始轉進到FinFET工藝之中，其中包括了臺積電16nm、10nm、三星14nm、10nm以及格羅方德的14nm
  • 三星尋求加快5nm及3nm晶片製程工藝研發 ,欲與臺積電試比高
    臺積電近今年的發展可以說是順風順水，可以說臺積電憑藉著領先的工藝技術，在半導體行業中是遊刃有餘的，當然臺積電也有一個競爭對手，那就是三星。但是三星相比於臺積電，還存在很大的差距，雖然目前這兩家都能夠量產市面上最為先進的5nm晶片，而三星的良品率低是一大硬傷。
  • 你手機晶片是幾納米工藝?三星已經瞄準3nm,臺積電也開始準備
    三星瞄準3nm晶片臺積電開始準備 大家好，這裡是氦浪科技，廢話不多說，想必大家都知道現在的手機行業是發展的越來越快了，尤其是在像素，和晶片上，去年還是兩三千萬的像素，幾個月的時間跳到了1億像素，而且還逐漸成熟了起來，晶片也從10nm，7nm,5nm技術不斷的進步
  • 臺積電2nm大突進,三星慌了
    臺積電是「瘋」了嗎？　　4　　賽道上的進攻與反攻　　如果非要說臺積電布局2nm的舉動十分「瘋狂」，那也是被競爭對手逼「瘋」的。　　縱觀全球半導體市場，目前只有臺積電和三星兩家能夠踏足3nm領域的晶片製造，兩家之間的技術差距相對比較近。
  • 三星即將宣布3nm以下工藝路線圖 挑戰矽基半導體極限
    在臺積電之外，三星也在加大先進工藝的追趕，目前的路線圖已經到了3nm工藝節點，下周三星就會宣布3nm以下的工藝路線圖，緊逼臺積電，而且會一步步挑戰摩爾定律極限。在半導體工藝上，臺積電去年量產了7nm工藝（N7+），今年是量產第二代7nm工藝（N7+），而且會用上EUV光刻工藝，2020年則會轉向5nm節點，目前已經開始在Fab 18工廠上進行了風險試產，2020年第二季度正式商業化量產。
  • 全球半導體製造加速切換至5納米工藝製程 多款5納米晶片產品陸續發布
    全球半導體製造加速切換至5納米工藝製程，多款5納米晶片產品陸續發布。隨著A14發布，晶片製造廠商5納米晶片生產進入高潮，目前5納米晶片主要由臺積電、三星生產，產能在大客戶需求下處於極為緊張。由於臺積電5納米製程更為先進，未受到9月15日起停止向海思出貨影響，產能被蘋果、高通、AMD等瓜分。
  • EUV吞吐量/掩膜/成本/光罩/產能/工藝步驟深度分析,臺積電、格羅方...
    第一代7nm邏輯工藝（7） 　　臺積電宣布於2017年第三季度投產了其7FF工藝，目前正在爬產階段。格羅方德預計將在今年晚些時候推出其7LP工藝。這兩種工藝都是基於光學光刻的，沒有使用EUV光刻層。這兩種工藝的最小金屬間距（MMP）均為40納米，採用SADP生產出1D金屬圖案。
  • 從5納米到3納米,一文讀懂晶圓代工江湖的工藝糾葛
    臺積電2019年第四季度財報實現營收3170億元新臺幣。按工藝水平劃分，7納米工藝技術段佔公司收入的35％，10納米為1％，16納米為20％，合計16納米及以下先進工藝產品收入已經佔到56％。臺積電CEO魏哲家表示，採用先進工藝的5G和HPC產品是臺積電的長期主要增長動力，並預計2020年5G智慧型手機在整個智慧型手機市場的普及率為10％左右。