PCB抑制幹擾設計,這47個原則你不得不知!

2020-12-08 電子產品世界

  差模電流和共模電流

本文引用地址:http://www.eepw.com.cn/article/201902/397481.htm

  輻射產生

  電流導致輻射,而非電壓,靜態電荷產生靜電場,恆定電流產生磁場,時變電流既產生電場又產生磁場。任何電路中存在共模電流和差模電流,差模信號攜帶數據或有用信號,共模信號是差模模式的負面效果。

  差模電流

  大小相等,方向(相位)相反。由於走線的分布電容、電感、信號走線阻抗不連續,以及信號回流路徑流過了意料之外的通路等,差模電流會轉換成共模電流 。

  共模電流

  大小不一定相等,方向(相位)相同。設備對外的幹擾多以共模為主,差模幹擾也存在,但共模幹擾強度常常比差模強度大幾個數量級。外來的幹擾也多以共模幹擾為主,共模幹擾本身一般不會對設備產生危害,但如果共模幹擾轉變為差模幹擾,就嚴重了,因為有用信號都是差模信號。差模電流的磁場主要集中在差模電流構成的迴路面積內,而迴路面積 之外,磁力線會相互抵消;共模電流的磁場在迴路面積之外,共模電流產生的磁場方向相同。PCB的很多EMC設計都遵循以上理論。

  在PCB板上抑制幹擾的途徑有:

  1、減小差模信號迴路面積。

  2、減小高頻噪聲回流(濾波、隔離及匹配)。

  3、減小共模電壓(接地設計)。高速PCB EMC設計的47個原則

  


  PCB設計原則歸納

  原則1:PCB時鐘頻率超過5MHZ或信號上升時間小於5ns,一般需要使用多層板設計。

  原因:採用多層板設計信號迴路面積能夠得到很好的控制。

  原則2:對於多層板,關鍵布線層(時鐘線、總線、接口信號線、射頻線、復位信號線、片選信號線以及各種控制信號線等所在層)應與完整地平面相鄰,優選兩地平面之間。

  原因:關鍵信號線一般都是強輻射或極其敏感的信號線,靠近地平面布線能夠使其信號迴路面積減小,減小其輻射強度或提高抗幹擾能力。

  原則3:對於單層板,關鍵信號線兩側應該包地處理。

  原因:關鍵信號兩側包地,一方面可以減小信號迴路面積,另外防止信號線與其他信號線之間的串擾。

  原則4:對於雙層板,關鍵信號線的投影平面上有大面積鋪地,或者與單面板一樣包地打孔處理。

  原因:與多層板關鍵信號靠近地平面相同。

  原則5:多層板中,電源平面應相對於其相鄰地平面內縮5H-20H(H為電源和地平面的距離)。

  原因:電源平面相對於其回流地平面內縮可以有效抑制邊緣輻射問題。

  原則6:布線層的投影平面應該在其回流平面層區域內。

  原因:布線層如果不在回流平面層的投影區域內,會導致邊緣輻射問題,並且導致信號迴路面積增大,從而導致差模輻射增大。

  原則7:多層板中,單板TOP、BOTTOM層儘量無大於50MHZ的信號線,

  原因:最好將高頻信號走在兩個平面層之間,以抑制其對空間的輻射。

  原則8:對於板級工作頻率大於50MHz的單板,若第二層與倒數第二層為布線層,則TOP和BOOTTOM層應鋪接地銅箔。

  原因:最好將高頻信號走在兩個平面層之間,以抑制其對空間的輻射。

  原則9:多層板中,單板主工作電源平面(使用最廣泛的電源平面)應與其地平面緊鄰。

  原因:電源平面和地平面相鄰可以有效地減小電源電路迴路面積。

  原則10:在單層板中,電源走線附近必須有地線與其緊鄰、平行走線。

  原因:減小電源電流迴路面積。

  原則11:在雙層板中,電源走線附近必須有地線與其緊鄰、平行走線。

  原因:減小電源電流迴路面積。

  原則12:在分層設計時,儘量避免布線層相鄰的設置。如果無法避免布線層相鄰,應該適當拉大兩布線層之間的層間距,縮小布線層與其信號迴路之間的層間距。

  原因:相鄰布線層上的平行信號走線會導致信號串擾。

  原則13:相鄰平面層應避免其投影平面重疊。

  原因:投影重疊時,層與層之間的耦合電容會導致各層之間的噪聲互相耦合。

  原則14:PCB布局設計時,應充分遵守沿信號流向直線放置的設計原則,儘量避免來迴環繞。

  原因:避免信號直接耦合,影響信號質量。

  原則15:多種模塊電路在同一PCB上放置時,數字電路與模擬電路、高速與低速電路應分開布局。

  原因:避免數字電路、模擬電路、高速電路以及低速電路之間的互相干擾。

  原則16:當線路板上同時存在高、中、低速電路時,應該遵從高、中速電路遠離接口。

  原因:避免高頻電路噪聲通過接口向外輻射。

  原則17:存在較大電流變化的單元電路或器件(如電源模塊:的輸入輸出端、風扇及繼電器)附近應放置儲能和高頻濾波電容。

  原因:儲能電容的存在可以減小大電流迴路的迴路面積。

  原則18:線路板電源輸入口的濾波電路應靠近接口放置,

  原因:避免已經經過了濾波的線路被再次耦合。

  原則19:在PCB板上,接口電路的濾波、防護以及隔離器件應該靠近接口放置。

  原因:可以有效的實現防護、濾波和隔離的效果。

  原則20:如果接口處既有濾波又有防護電路,應該遵從先防護後濾波的原則。

  原因:防護電路用來進行外來過壓和過流抑制,如果將防護電路放置在濾波電路之後,濾波電路會被過壓和過流損壞。

相關焦點

  • PCB地線的幹擾與抑制分析
    這就是電流流過小電阻時產生大壓降,導致電路工作異常的原因。  2 地線幹擾機理  2.1 地環路幹擾  地環路幹擾是一種較常見的幹擾現象,常常發生在通過較長電纜連接並且相距較遠的設備之間。地線造成電磁幹擾的主要原因是地線存在阻抗,當電流流過地線時,會在地線上產生電壓,這就是地線噪聲。
  • EDA365:PCB設計只懂多層板選擇原則,卻不知疊層設計可不行
    例如,A信號層和B信號層採用各自單獨的地平面,可以有效地降低共模幹擾。 (6)兼顧層結構的對稱性。造成這種現象的主要原因就是因是信號迴路面積過大,不僅產生了較強的電磁輻射,而且使電路對外界幹擾敏感。要改善線路的電磁兼容性,最簡單的方法是減小關鍵信號的迴路面積。 關鍵信號:從電磁兼容的角度考慮,關鍵信號主要指產生較強輻射的信號和對外界敏感的信號。能夠產生較強輻射的信號一般是周期性信號,如時鐘或地址的低位信號。對幹擾敏感的信號是指那些電平較低的模擬信號。
  • 單片機硬體設計原則:抗幹擾常用方法
    原則上每個集成電路晶片的旁邊都需要放置一個0.01uF的瓷片電容,如果電路板的空隙太小而放置不下時,可以每10個晶片左右放置一個1~10的鉭電容。 對於抗幹擾能力弱、關斷時電流變化大的元件和RAM、ROM等存儲元件,應該在電源線(Vcc)和地線之間接入去耦電容。 電容的引線不要太長,特別是高頻旁路電容不能帶引線。
  • 如何處理PCB設計過程中共阻抗及抑制問題?
    打開APP 如何處理PCB設計過程中共阻抗及抑制問題? 為了抑制共阻抗幹擾,可採用如下措施: (1)一點接地  使同級單元電路的幾個接地點儘量集中,以避免其他迴路的交流信號竄人本級
  • PCB布線的地線幹擾與抑制
    PCB布線的地線幹擾與抑制 本站 發表於 2006-09-25 14:31:29 1.地線的定義什麼是地線?大家在教科書上學的地線定義是:地線是作為電路電位基準點的等電位體。
  • PCB設計100問
    [答] 最應該注意的是你的層的設計,就是信號線、電源線、地、控制線這些你是如何劃分在每個層的。一般的原則是模擬信號和模擬信號地至少要保證單獨的一層。電源也建議用單獨一層。 請問具體何時用2層板,4層板,6層板在技術上有沒有嚴格的限制?
  • PCB印製電路板的抗幹擾設計應遵循哪些原則
    PCB設計的好壞對抗幹擾能力影響很大.因此,在進行PCB設計時.必須遵守PCB設計的一般原則,並應符合抗幹擾設計的要求。 PCB設計的一般原則 要使電子電路獲得最佳性能,元器件的布且及導線的布設是很重要的。為了設計質量好、造價低的PCB.應遵循以下一般原則: 1.布局 首先,要考慮PCB尺寸大小。
  • 關於PCB設計,只懂多層板選擇原則,卻不知疊層設計可不行!
    例如,A信號層和B信號層採用各自單獨的地平面,可以有效地降低共模幹擾。 兼顧層結構的對稱性。 造成這種現象的主要原因就是信號迴路面積過大,不僅產生了較強的電磁輻射,而且使電路對外界幹擾敏感。要改善線路的電磁兼容性,最簡單的方法是減小關鍵信號的迴路面積。 關鍵信號:從電磁兼容的角度考慮,關鍵信號主要指產生較強輻射的信號和對外界敏感的信號。能夠產生較強輻射的信號一般是周期性信號,如時鐘或地址的低位信號。對幹擾敏感的信號是指那些電平較低的模擬信號。
  • 數字電路PCB設計中的EMI控制技術分析
    從系統設備EMC/EMI設計的觀點來看,在設備的PCB設計階段處理好EMC/EMI問題,是使系統設備達到電磁兼容標準最有效、成本最低的手段。 EMI的產生及抑制原理 EMI的產生是由於電磁幹擾源通過耦合路徑將能量傳遞給敏感系統造成的。它包括經由導線或公共地線的傳導、通過空間輻射或通過近場耦合三種基本形式。
  • PCB布局布線的相關基本原理和設計技巧
    一般情況下你可以查閱晶片的手冊。 ADI所有混合晶片的手冊中都是推薦你一種接地的方案,有些是推薦公地、有些是建議隔離地。這取決於晶片設計。 9、[問] 何時要考慮線的等長?如果要考慮使用等長線的話,兩根信號線之間的長度之差不能超過多少?如何計算?
  • PCB布局布線的相關基本原理和設計技巧100問
    一般情況下你可以查閱晶片的手冊。ADI所有混合晶片的手冊中都是推薦你一種接地的方案,有些是推薦公地、有些是建議隔離地。這取決於晶片設計。 9 何時要考慮線的等長?如果要考慮使用等長線的話,兩根信號線之間的長度之差最大不能超過多少?如何計算? [答] 差分線計算思路:如果你傳一個正弦信號,你的長度差等於它傳輸波長的一半是,相位差就是180度,這時兩個信號就完全抵消了。
  • 《麥肯錫晉升法則》47個小原則創造大改變,也許你用不上47個
    一定要按照金字塔原則,挑最頂層的,也就是概括最強,最重要的部分說。如果這上級對某個問題感興趣,他自然會再問,這時你再有針對性地展開了說。這是《麥肯錫晉升法則》這本書中提到的一個原則:準備好30秒萬能回答。作者服部周作說:想要在短時間內傳遞大量的信息是不切實際的,要應用好這個原則必須學習幾個法則:第一、要理解雙擊的原理。
  • pcb原理圖設計步驟
    pcb原理圖設計步驟 陳翠 發表於 2019-04-28 16:06:39   pcb原理圖設計步驟
  • 瞬態電壓抑制二極體的應用原則
    在選用瞬態電壓抑制二極體(TVS)時,必須考慮電路的具體條件,一般應遵循以下原則: 1) 箝位電壓Vc(MAX)不大於電路的最大允許安全電壓。
  • 電路板的抗幹擾設計,這些辦法讓它簡單易懂
    因此提高系統的抗幹擾能力也是該系統設計的一個重要環節。 電路抗幹擾設計原則匯總: 1、電源線的設計 (1) 選擇合適的電源; (2) 儘量加寬電源線; (3) 保證電源線、底線走向和數據傳輸方向一致; (4) 使用抗幹擾元器件; (5) 電源入口添加去耦電容(10~100uf)。
  • 開關電源產生電磁幹擾的具體原因與抑制方法解析
    4、其他原因 元器件的寄生參數,開關電源的原理圖設計不夠完美,印刷線路板(PCB)走線通常採用手工布置,具有很大的隨意性,PCB的近場幹擾大,並且印刷板上器件的安裝、放置,以及方位的不合理都會造成EMI幹擾。
  • 手把手教你詳細的硬體電路設計
    如果你找到了的參考設計,那麼恭喜你,你可以節約很多時間了(包括前期設計和後期調試)。馬上就copy?NO,還是先看懂理解了再說,一方面能提高我們的電路理解能力,而且能避免設計中的錯誤。  3) 沒有找到參考設計? 沒關係。
  • 如何畫雙層pcb板_雙層pcb板布線規則(操作技巧與案例分析)
    雙層pcb,意思是在一塊pcb板子的頂層和底層都畫導線。雙面板解決了單面板中因為布線交錯的難點(可以通過孔導通到另一面),即正反兩面都有布線,元器件可以焊接在正面,也可以焊接在反面,雙層線路板這種電路板的兩面都有元器件和布線,不容質疑,設計雙層PCB板的難度要高更多,下面我們來分析下雙層pcb板布線規則並分享給大家如何畫雙層pcb板。
  • 直流電源EMI濾波器的設計原則
    1設計原則——滿足最大阻抗失配  插入損耗要儘可能增大,即儘可能增大信號反射。  2 EMI濾波器網絡結構  EMI信號包括共模幹擾信號CM和差模幹擾信號DM,CM和DM分布如圖1所示。它可用來指導如何確定EMI濾波器網絡結構和參數。
  • 電巢學堂:104條 PCB 布局布線技巧問答,助你畫板無憂!
    一般情況下你可以查閱晶片的手冊。 ADI所有混合晶片的手冊中都是推薦你一種接地的方案,有些是推薦公地、有些是建議隔離地。這取決於晶片設計。 9、[問] 何時要考慮線的等長?如果要考慮使用等長線的話,兩根信號線之間的長度之差不能超過多少?如何計算?