關於PCB設計,只懂多層板選擇原則,卻不知疊層設計可不行!

PCB層疊結構設計對產品成本、產品EMC的好壞都有直接的影響。板層的增加，方便了布線，但也增加了成本。設計的時候需要考慮各方面的需求，以達到最佳的平衡。 在完成元器件的預布局後，一般需要對PCB的布線瓶頸處進行重點分析。
結合其他EDA工具分析電路板的布線密度；再綜合有特殊布線要求的信號線如差分線、敏感信號線等的數量和種類來確定信號層的層數；然後根據電源的種類、隔離和抗幹擾的要求來確定內電層的數目。

電路板的層數越多，特殊信號層、地層和電源層的排列組合的種類也就越多。

信號層應該與一個內電層相鄰（內部電源/地層），利用內電層的大銅膜來為信號層提供屏蔽。 內部電源層和地層之間應該緊密耦合，也就是說，內部電源層和地層之間的介質厚度應該取較小的值。 電路中的高速信號傳輸層應該是信號中間層，並且夾在兩個內電層之間。這樣兩個內電層的銅膜可以為高速信號傳輸提供電磁屏蔽，同時也能有效地將高速信號的輻射限制在兩個內電層之間，不對外造成幹擾。 避免兩個信號層直接相鄰。相鄰的信號層之間容易引入串擾，從而導致電路功能失效。在兩信號層之間加入地平面可以有效地避免串擾。 多個接地的內電層可以有效地降低接地阻抗。例如，A信號層和B信號層採用各自單獨的地平面，可以有效地降低共模幹擾。

兼顧層結構的對稱性。

對於雙層板來說，由於板層數量少，已經不存在疊層的問題。 控制EMI輻射主要從布線和布局來考慮；
單層板和雙層板的電磁兼容問題越來越突出。造成這種現象的主要原因就是信號迴路面積過大，不僅產生了較強的電磁輻射，而且使電路對外界幹擾敏感。要改善線路的電磁兼容性，最簡單的方法是減小關鍵信號的迴路面積。

關鍵信號：從電磁兼容的角度考慮，關鍵信號主要指產生較強輻射的信號和對外界敏感的信號。能夠產生較強輻射的信號一般是周期性信號，如時鐘或地址的低位信號。對幹擾敏感的信號是指那些電平較低的模擬信號。

單、雙層板通常使用在低於10KHz的低頻模擬設計中： 對於以上兩種疊層設計，潛在的問題是對於傳統的1.6mm（62mil）板厚， 層間距將會變得很大，不僅不利於控制阻抗，也不利於層間耦合及屏蔽； 特別是電源地層之間間距很大，降低了板電容，不利於濾除噪聲。

對於第一種方案，通常應用於板上晶片較多的情況。這種方案可得到較好的SI性能，對於EMI性能來說並不是很好，主要通過走線及其他細節來控制。注意：地層放在信號最密集的信號層的相連層，有利於吸收和抑制輻射；增大板面積，體現20H規則。

對於晶片密度較大、時鐘頻率較高的設計應考慮六層板的設計。
這種疊層方案可得到較好的信號完整性，信號層與接地層相鄰，電源層和接地層配對，每個走線層的阻抗都可較好控制，且兩個地層都是能良好的吸收磁力線，在電源、地層完整的情況下能為每個信號層都提供較好的回流路徑。 該種方案只適用於器件密度不是很高的情況，這種疊層具有上面疊層的所有優點，並且這樣頂層和底層的地平面比較完整，能作為一個較好的屏蔽層來使用。 需要注意的是電源層要靠近非主元件面的那一層，因為底層的平面會更完整。因此，EMI性能要比第一種方案好。

小結：對於六層板的方案，電源層與地層之間的間距應儘量減小，以獲得好的電源、地耦合。但62mil的板厚，層間距雖然得到減小，還是不容易把主電源與地層之間的間距控制得很小。對比第一種方案與第二種方案，第二種方案成本要大大增加。因此，我們疊層時通常選擇第一種方案。設計時，遵循20H規則和鏡像層規則設計。

1）由於電磁吸收能力差且電源阻抗較大，導致這不是一種好的疊層方式，它的結構如下：

2）是第三種疊層方式的變種，由於增加了參考層，具有較好的EMI性能，各信號層的特性阻抗可以很好的控制。

3）最佳疊層方式，由於多層地參考平面的使用具有非常好的地磁吸收能力。

對於如何選擇設計用幾層板和用什麼方式的疊層，要根據電路板上信號網絡的數量、器件密度、PIN密度、信號的頻率、板的大小等許多因素。對於這些因素我們要綜合考慮。

對於信號網絡的數量越多，器件密度越大，PIN密度越大，信號的頻率越高的設計應儘量採用多層板設計。為得到好的EMI性能，最好保證每個信號層都有自己的參考層。 在設計多層PCB電路板之前，工程師們首先要根據單路規模、電路板尺寸以及電磁兼容性（EMC）的需求來確定電路板的層疊結構。

在確定層數之後再確定內電層放置位置以及信號的分布，所以層疊結構的設計尤為重要。

資深工程師分享7種常見二極體應用電路解析

34個動控制原理圖，老電工看了都說好！

學EMC避不開的10大經典問題