最小化去耦電感有哪些技巧

2020-12-02 電子發燒友

最小化去耦電感有哪些技巧

發表於 2019-09-15 15:12:00

在上一篇文章中，我們探討了是否連接電容器的問題通過走線或通過一對過孔將電容去耦到IC電源引腳。我們看到通孔技術是優越的，因為它降低了電感，當我們試圖確保去耦電容在50-100 MHz的頻率下有效時，電感是我們必須克服的主要障礙。高達數百兆赫。

過孔和平面

在本文中，我們將探討去耦電感的問題。通孔和平面層配置。然而，在我們進入討論之前，我們需要明確以下幾點：隨著我們深入探討高速去耦領域，我們越來越關注平面連接，直到最終看起來很大程度上忽略了跟蹤。以下注意事項將有助於將此現象置於語境中：

高電感

正如我們在上一篇文章中所看到的，與連接相比，跡線僅具有過多的電感依賴於過孔和平面層。

平面電容

去耦電容與平面相互作用的方式似乎成為主導因素隨著運行頻率的增加。科學在這裡開始變得複雜，我理解細節的能力有限，甚至解釋它們的能力也越來越差。我在本文中發現的一個有趣和直接的陳述表明，在某些情況下，去耦電容本身受到電感的阻礙，以至於它無法真正為IC提供電流。相反，平面電容提供瞬態去耦電流，電容器的工作是為平面充電。

擁擠的布局

高速數字系統通常涉及複雜的空間受限布局，這些布局將大部分PCB空間專用於組件。幾乎沒有跡線的空間，因此電路板設計師很樂意儘可能使用過孔。

分布式電容與離散電容

如果平面電容是在某些高速數字設計中真正的去耦電荷源，電容真的需要「儘可能靠近引腳」嗎？位置是否重要？質疑正確解耦的基本原則之一的有效性似乎令人震驚，但這正是Hubing等人的觀點。在這篇研究論文中做過。用另一篇論文的作者的話來說，Hubing等。聲稱在某些條件下電容器的位置「不重要」，儘管它們可能已將其結論擴展到「研究的有效性範圍之外」。無論如何，這是電容器之間相互作用重要性的另一個例子。在平板上到處都有「分布電容」的平面層。

最小化電感

去耦電容的總電感取決於由電容，過孔和平面形成的電流環的面積。

如您所見，環路區域受兩個過孔之間的間隔以及電容器與平面層之間的距離的影響。因此，如果目標是改善去耦性能，那麼到平面和通過分離的距離是需要解決的關鍵因素。

與飛機的距離

如果您正在設計一個典型的四層板，那麼您可以做的就是減少與飛機的距離 - 去耦帽將始終接近一個平面層並且遠離另一個平面層。

如果但是，電路板有四層以上，您可以靈活地優化去耦電容相對於電源和接地層的位置。此外，現在是指出如果不將電源和接地層放置在相鄰層上，將會損失大量分布電容的好時機。在我看來，高速數字設計將從以下配置中受益匪淺：

在兩個組件層之一上放置儘可能多的高速IC（讓我們說它是頂部）。

布置電源和接地層，使它們相鄰並靠近頂層。

將所有去耦帽放在頂層，使它們具有短連接

通過分離

減少通孔分離的第一種方法是使用較小的去耦電容。在我的電路板上，我使用0603封裝，因為我經常手工組裝它們;如果電路板由機器組裝，0402是更好的選擇。

現在最小化電感是選擇最佳通孔配置的問題：

改編自 本文件第29頁的圖表 。

請注意，我們主要關注兩個過孔之間的距離。因此，第三個圖表標記為「良好」，第二個圖表標記為「正常」，儘管「體面」配置使用較短的走線將電容器端子連接到過孔。

結論

我希望本文能讓您深入了解高速數字PCB設計的複雜世界。我認為很明顯，最小化環路面積是降低電感並因此改善高頻性能的關鍵，但我不確定如何考慮在整個電路板上隨機分配去耦電容的可能性（在某些情況下）。如果您對此主題有任何想法，請隨時在評論中分享。

打開APP閱讀更多精彩內容

聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容圖片侵權或者其他問題，請聯繫本站作侵刪。 侵權投訴

相關焦點

  • PCB設計時,去耦電容該怎麼放?
    確實，減小電感是一個重要原因，但是還有一個重要的原因大多數資料都沒有提及，那就是電容去耦半徑問題。如果電容擺放離晶片過遠，超出了它的去耦半徑，電容將失去它的去耦的作用。對於大電容，因為其諧振頻率很低，對應的波長非常長，因而去耦半徑很大，這也是為什麼我們不太關注大電容在電路板上放置位置的原因。對於小電容，因去耦半徑很小，應儘可能的靠近需要去耦的晶片，這正是大多數資料上都會反覆強調的，小電容要儘可能近的靠近晶片放置。
  • 去耦電容的選擇、容值計算和pcb布局布線詳解
    去耦電容的應用的非常廣泛，在電路應用過程中對於去耦電容的容值計算和PCB電路布局布線有一些我們必須要了解的技巧。 　　有源器件在開關時產生的高頻開關噪聲將沿著電源線傳播。去耦電容的主要功能就是提供一個局部的直流電源給有源器件，以減少開關噪聲在板上的傳播，和將噪聲引導到地。
  • PCB布局時去耦電容的擺放,你造嗎?
    數字電路中典型的去耦電容值是0.1μF。這個電容的分布電感的典型值是5μH。0.1μF的去耦電容有5μH的分布電感，它的並行共振頻率大約在7MHz左右，也就是說，對於10MHz以下的噪聲有較好的去耦效果，對40MHz以上的噪聲幾乎不起作用。
  • 電容的去耦半徑計算
    大多數資料中都會提到電容擺放要儘量靠近晶片，多數資料都是從減小迴路電感的角度來談這個擺放距離問題。確實，減小電感是一個重要原因，但是還有一個重要的原因大多數資料都沒有提及，那就是電容去耦半徑問題。如果電容擺放離晶片過遠，超出了它的去耦半徑，電容將失去它的去耦的作用。 　　理解去耦半徑最好的辦法就是考察噪聲源和電容補償電流之間的相位關係。
  • 揭秘去耦電容器是否真的有必要?
    由於時間倉促，省去了比較麻煩的去耦電容器。誰會需要它呢，對吧?本文引用地址：http://www.eepw.com.cn/article/201605/291402.htm　　筆者收集數據大概有一個星期了，但獲得的任何結果都無法與預期結果相匹配。於是做了大量更改，試圖提升性能，但都沒有效果。最後，決定添加一個去耦電容器，不出所料，問題解決了。
  • PCB布局時去耦電容擺放經驗分享
    容值最小的電容，有最高的諧振頻率，去耦半徑最小，因此放在最靠近晶片的位置。容值稍大些的可以距離稍遠，最外層放置容值最大的。但是，所有對該晶片去耦的電容都儘量靠近晶片。 下面的圖1就是一個擺放位置的例子。本例中的電容等級大致遵循10倍等級關係。
  • 淺談PCB中的去耦電容設計
    打開APP 淺談PCB中的去耦電容設計 物聯產品&電 發表於 2021-01-07 14:30:28 旁路和去耦是指防止有用能量從一個電路傳到另一個電路中
  • 深入晶片內部,理解去耦電容的作用
    尖峰電流的抑制方法：1、在電路板布線上採取措施，使信號線的雜散電容降到最小；2、 另一種方法是設法降低供電電源的內阻，使尖峰電流不至於引起過大的電源電壓波動；3、 通常的作法是使用去耦電容來濾波，一般是在電路板的電源入口處放一個1uF～10uF的去耦電容，濾除低頻噪聲；在電路板內的每一個有源器件的電源和地之間放置一個
  • PCB布局時如何擺放及安裝去耦電容
    尖峰電流的抑制方法：1、在電路板布線上採取措施，使信號線的雜散電容降到最小;2、另一種方法是設法降低供電電源的內阻，使尖峰電流不至於引起過大的電源電壓波動;3、通常的作法是使用去耦電容來濾波，一般是在電路板的電源入口處放一個1uF～10uF的去耦電容，濾除低頻噪聲
  • 從儲能、阻抗兩種不同視角解析電容去耦原理
    在圖 2 中，我們是通過去耦電容來達到這一要求的，因此從等效的角度出發，可以說去耦電容降低了電源系統的阻抗。另一方面，從電路原理的角度來說，可得到同樣結論。電容對於交流信號呈現低阻抗特性，因此加入電容，實際上也確實降低了電源系統的交流阻抗。　　從阻抗的角度理解電容退耦，可以給我們設計電源分配系統帶來極大的方便。實際上，電源分配系統設計的最根本的原則就是使阻抗最小。
  • 去耦電容和旁路電容詳解
    如果負載電容比較大，驅動電路要把電容充電、放電，才能完成信號的跳變，在上升沿比較陡峭的時候，電流比較大，這樣驅動的電流就會吸收很大的電源電流，由於電路中的電感，電阻（特別是晶片管腳上的電感，會產生反彈），這種電流相對於正常情況來說實際上就是一種噪聲，會影響前級的正常工作。這就是耦合。　　去藕電容就是起到一個電池的作用，滿足驅動電路電流的變化，避免相互間的耦合幹擾。
  • 深刻談談旁路電容和去耦電容
    實際電源系統中存在晶片引腳、PCB走線、電源層、底層等任何互連線都存在一定電感值，就整個電源分布系統來說來說，這就是所謂的電源電壓塌陷噪聲。去耦電容和旁路電容   去耦電容就是起到一個小電池的作用，滿足電路中電流的變化，避免相互間的耦合幹擾。
  • 硬體設計:電容電感磁珠總結
    對類型的命名方式為：Z－整流管 X－低頻小功率管 U－光電管 K－開關管 CS－場效應管。磁珠電感：為了濾除電源電路對系統的噪聲幹擾，往往在電源輸出增加一個電感或磁珠，以濾除電源電路帶來的噪聲。電感的濾波是反射式濾波，對各種頻率的信號都有衰減，磁珠則是吸收式濾波，只對1KHz信號有大的衰減，對其他信號衰減較小。
  • 去耦電容的有效使用方法要點二
    打開APP 去耦電容的有效使用方法要點二 廠商供稿 發表於 2019-04-04 12:55:19 　前段時間有跟大家分享過去耦電容的有效使用方法
  • 去耦電容和濾波電容的區別
    打開APP 去耦電容和濾波電容的區別 姚遠香 發表於 2019-07-03 14:14:38 　　去耦電容：是把輸出信號的幹擾作為濾除對象，去耦電容相當於電池，利用 其充放電，使得放大後的信號不會因電流的突變而受幹擾。它的容量根據信號的頻率抑制波紋程度而定。
  • 電感的物理基礎
    最小化返迴路徑上的電壓降（即地彈電壓）有兩種方法：第一種方法，儘可能減小迴路電流的變化速率。第二種方法，儘可能減小L_total。減小返迴路徑總電感的要點有兩方面：減小支路的自感，增大兩支路之間的局部互感。
  • 分享去耦電容的有效使用方法和應用
    去耦電容的有效使用方法 去耦電容有效使用方法的要點大致可以分為兩種。 ● 要點1：使用多個去耦電容 ● 要點2：降低電容的ESL（等效串聯電感） ● 其他注意事項 要點1：使用多個去耦電容 去耦電容的有效使用方法之一是用多個（而非1個）電容進行去耦。使用多個電容時，使用相同容值的電容時和交織使用不同容值的電容時，效果是不同的。
  • 透徹解析旁路、去耦的聯繫與區別,資深工程師也未必知道!
    於是乎，好像早就約定好的一樣，一窩蜂地打開瀏覽器到網上搜索相關資料，試圖找出問題的答案，然而不幸的是，網上所謂的經驗未必是正確的，而且，也不知道這些所謂的經驗最開始是誰寫，反正網上大把大把地轉載，一點新意都沒有。這裡可以肯定的說：關於這個問題的信息多種多樣，甚至很多好像都是矛盾的，然而，就算你全部瀏覽完個遍後還是不會有什麼清晰答案，甚至更多人更糊塗了。
  • 電磁兼容(EMC)元器件的正確選型和應用技巧
    再根據EMC設計原理和元器件不同的結構特點，主要講解不同元器件在EMC設計中的選擇及應用技巧，對EMC設計具有指導作用。該引腳形成了一個小電感，大約是1nH/mm/引腳。引腳的末端也能產生一個小電容性的效應，大約有4pF。因此，引腳的長度應儘可能的短。與有引腳的元件相比，無引腳且表面貼裝的元件的寄生效果要小一些。其典型值為：0.5nH的寄生電感和約0.3pF的終端電容。　　從電磁兼容性的觀點看，表面貼裝元件效果最好，其次是放射狀引腳元件，最後是軸向平行引腳的元件。
  • 去耦電容和bypass電容、濾波電容的原理和區別
    本文引用地址：http://www.eepw.com.cn/article/201710/368863.htm　　在這裡我們主要給大家介紹bypass電容（旁路電容）與去耦電容、濾波電容、儲能電容的區別，這在電子設計中非常重要。　　去耦電容與旁路電容有什麼區別？