如何減少電路在樣機中發生電磁幹擾

2021-01-09 電子發燒友
如何減少電路在樣機中發生電磁幹擾

佚名 發表於 2020-04-02 16:02:39

電磁幹擾的三要素是幹擾源、幹擾傳輸途徑、幹擾接收器。EMC就圍繞這些問題進行研究。最基本的幹擾抑制技術是屏蔽、濾波、接地。它們主要用來切斷幹擾的傳輸途徑。廣義的電磁兼容控制技術包括抑制幹擾源的發射和提高干擾接收器的敏感度,但已延伸到其他學科領域。

本規範重點在單板的 EMC設計上,附帶一些必須的EMC知識及法則。在印製電路板設計階段對電磁兼容考慮將減少電路在樣機中發生電磁幹擾。問題的種類包括公共阻抗耦合、串擾、高頻載流導線產生的輻射和通過由互連布線和印製線形成的迴路拾取噪聲等。

在高速邏輯電路裡,這類問題特別脆弱,原因很多:

1、電源與地線的阻抗隨頻率增加而增加,公共阻抗耦合的發生比較頻繁;

2、信號頻率較高,通過寄生電容耦合到步線較有效,串擾發生更容易;

3、信號迴路尺寸與時鐘頻率及其諧波的波長相比擬,輻射更加顯著。

4、引起信號線路反射的阻抗不匹配問題。

No.1 總體概念及考慮

1、五一五規則,即時鐘頻率到 5MHz 或脈衝上升時間小於 5ns,則 PCB 板須採用多層板。

2、不同電源平面不能重疊。

3、公共阻抗耦合問題。

由於地平面電流可能由多個源產生,感應噪聲可能高過模電的靈敏度或數電的抗擾度。

解決辦法:

①模擬與數字電路應有各自的迴路,最後單點接地;

②電源線與回線越寬越好;

③縮短印製線長度;

④電源分配系統去耦。

4、減小環路面積及兩環路的交鏈面積。

5、一個重要思想是:PCB 上的 EMC 主要取決於直流電源線的 Z

No.2 布局

下面是電路板布局準則:

1、 晶振儘可能靠近處理器

2、 模擬電路與數字電路佔不同的區域

3、 高頻放在 PCB 板的邊緣,並逐層排列

4、 用地填充空著的區域

No.3 布線

1、電源線與回線儘可能靠近,最好的方法各走一面。

2、為模擬電路提供一條零伏回線,信號線與回程線小與 5:1。

3、針對長平行走線的串擾,增加其間距或在走線之間加一根零伏線。

4、手工時鐘布線,遠離 I/O 電路,可考慮加專用信號回程線。

5、關鍵線路如復位線等接近地回線。

6、為使串擾減至最小,採用雙面#字型布線。

7、高速線避免走直角。

8、強弱信號線分開。

No.4 屏蔽

1、屏蔽 》 模型:

屏蔽效能 SE(dB)=反射損耗 R(dB)+吸收損耗 A(dB)

高頻射頻屏蔽的關鍵是反射,吸收是低頻磁場屏蔽的關鍵機理。

2、工作頻率低於 1MHz 時,噪聲一般由電場或磁場引起,(磁場引起時幹擾,一般在幾百赫茲以內),1MHz 以上,考慮電磁幹擾。單板上的屏蔽實體包括變壓器、傳感器、放大器、DC/DC 模塊等。更大的涉及單板間、子架、機架的屏蔽。

3、 靜電屏蔽不要求屏蔽體是封閉的,只要求高電導率材料和接地兩點。電磁屏蔽不要求接地,但要求感應電流在上有通路,故必須閉合。磁屏蔽要求高磁導率的材料做 封閉的屏蔽體,為了讓渦流產生的磁通和幹擾產生的磁通相消達到吸收的目的,對材料有厚度的要求。高頻情況下,三者可以統一,即用高電導率材料(如銅)封閉並接地。

4、對低頻,高電導率的材料吸收衰減少,對磁場屏蔽效果不好,需採用高磁導率的材料(如鍍鋅鐵)。

5、磁場屏蔽還取決於厚度、幾何形狀、孔洞的最大線性尺寸。

6、磁耦合感應的噪聲電壓 UN=jwB.A.coso=jwM.I1,(A 為電路 2 閉合環路時面積;B 為磁通密度;M 為互感;I1 為幹擾電路的電流。降低噪聲電壓,有兩個途徑,對接收電路而言,B、A 和 COS0 必須減小;對幹擾源而言,M 和 I1 必須減小。雙絞線是個很好例子。它大大減小電路的環路面積,並同時在絞合的另一根芯線上產生相反的電動勢。

7、防止電磁洩露的經驗公式:縫隙尺寸《λmin/20。好的電纜屏蔽層覆視率應為 70%以上。

No.5 接地

1、300KHz 以下一般單點接地,以上多點接地,混合接地頻率範圍 50KHz~10MHz。另一種分法是:《 0.05λ單點接地;《 0.05λ多點接地。

2、好的接地方式:樹形接地

3、信號電路屏蔽罩的接地。

接地點選在放大器等輸出端的地線上。

4、對電纜屏蔽層,L《 0.15λ時,一般均在輸出端單點接地。L《0.15λ時,則採用多點接地,一般屏蔽層按 0.05λ或 0.1λ間隔接地。混合接地時,一端屏蔽層接地,一端通過電容接地。

5、對於射頻電路接地,要求接地線儘量要短或者根本不用接線而實現接地。最好的接地線是扁平銅編織帶。當地線長度是λ/4 波長的奇數倍時,阻抗會很高,同時相當λ/4 天線,向外輻射幹擾信號。

6、單板內數字地、模擬地有多個,只允許提供一個共地點。

7、接地還包括當用導線作電源回線、搭接等內容。

No.6 濾波

1、選擇 EMI 信號濾波器濾除導線上工作不需要的高頻幹擾成份,解決高頻電磁輻射與接收幹擾。它要保證良好接地。分線路板安裝濾波器、貫通濾波器、連接器濾波器。從電路形式分,有單電容型、單電感型、L 型、π型。π型濾波器通帶到阻帶的過渡性能最好,最能保證工作信號質量。

一個典型信號的頻譜:

2、選擇交直流電源濾波器抑制內外電源線上的傳導和輻射幹擾,既防止 EMI 進入電網,危害其它電路,又保護設備自身。它不衰減工頻功率。DM(差摸)幹擾在頻率 《 1mhz 時佔主導地位。cm 在》 1MHz 時,佔主導地位。

3、使用鐵氧體磁珠安裝在元件的引線上,用作高頻電路的去耦,濾波以及寄生振蕩的抑制。

4、儘可能對晶片的電源去耦(1-100nF),對進入板極的直流電源及穩壓器和 DC/DC 轉換器的輸出進行濾波(uF)。

注意減小電容引線電感,提高諧振頻率,高頻應用時甚至可以採取四芯電容。電容的選取是非常講究的問題,也是單板 EMC 控制的手段。

No.7 其它

單板的幹擾抑制涉及的面很廣,從傳輸線的阻抗匹配到元器件的 EMC 控制,從生產工藝到扎線方法,從編碼技術到軟體抗幹擾等。一個機器的孕育及誕生實際上是 EMC 工程。最主要需要工程師們設計中注入 EMC 意識 在實驗測試過程中,我們常遇到這樣的情況:雖然設計工程師在設備電源線上接了電源濾波器,但是該設備還是不能通過「傳導騷擾電壓發射」測試,工程師懷疑濾波器的濾波效果不好,不斷更換濾波器,仍不能得到理想的效果。

兩個方面分析設備超標的原因

1)設備產生的騷擾太強;

2)設備的濾波不足。

對於第一種情況,我們可以通過在騷擾源處採取措施,降低騷擾的強度,或者增加電源濾波器的階數,提高濾波器對騷擾的抑制能力來解決。對於第二種情況,除了濾波器自身性能不好以外,濾波器的安裝方式對它的性能影響很大。這一點往往是被設計工程師忽視的。在很多測試中,我們通過更改濾波器的安裝方式就能使設備順利通過測試。

下面是一些常見的濾波器錯誤安裝方式對濾波器性能影響的實例。

1. 輸入線太長

許多設備的電源線進入機箱後,經過很長的導線才接到濾波器的輸入端。例如,電源線從機箱後面板輸入,走行到前面板的電源開關,又回到後面板接到濾波器。或者濾波器的安裝位置距離電源線入口較遠,造成引線太長。如圖 1 所示。

圖 1 電源線過長示意圖

由於電源入口到濾波器輸入端的引線過長,設備產生的電磁騷擾通過電容性或電感性耦合,重新耦合到電源線上,而且騷擾信號的頻率越高,耦合越強,造成實驗失敗。

2. 濾波器輸入輸出線平行走線

有的工程師為了使機箱內部的走線美觀,常常把線纜綑紮在一起,這對電源線是不允許的。如果把電源濾波器的輸入輸出線平行走線或綑紮在一起,由於平行傳輸線之間存在分布電容,這種走線方式相當於在濾波器的輸入輸出線之間並接了一個電容,為騷擾信號提供了一條繞過濾波器的路徑,導致濾波器的性能大幅下降,頻率很高時甚至失效(如圖 2 所示)。等效電容的大小與導線距離成反比,與平行走線的長度成正比。等效電容越大,對濾波器性能的影響越大。

圖 2 平行走線對濾波器的影響

3 濾波器接地不好,濾波器的殼體沒有和金

屬機箱良好搭接這種情況也比較普遍。許多工程師安裝濾波器時,濾波器的殼體和機箱之間搭接不良(有絕緣漆);同時,使用的接地線較長,這將導致濾波器的高頻特性變壞,降低濾波性能。由於接地線較長,在高頻時導線的分布電感不能忽視,如果濾波器搭接良好,幹擾信號可以通過殼體直接接地。如果濾波器的殼體和機箱之間搭接不良,相當於濾波器的殼體(地)與機箱之間存在一個分布電容,這將導致濾波器高頻時接地阻抗較大,尤其在分布電感和分布電容諧振的頻率附近,接地阻抗趨於無窮。濾波器接地不良對濾波器性能的影響如圖 3 所示。

從圖 3 中可以看到,由於濾波器接地不良,接地阻抗較大,有一部分騷擾信號能通過濾波器。為了解決搭接不良,應把機箱上的絕緣漆刮掉,保證濾波器殼體和機箱有良好的電氣連接。

圖 3 濾波器接地不良對濾波器性能的影響

4 理想的安裝電源濾波器的例子(僅供參考)

圖 4 電源濾波器安裝示例

在這種安裝方式下,濾波器的殼體和機殼接觸良好,堵住電源線在機箱上的開口,提高了機箱的屏蔽性能;另外,濾波器的輸入輸出線之間有機箱屏蔽相隔離,消除了輸入輸出線之間的騷擾耦合,保證濾波器的濾波性能。

濾波器的安裝方式直接影響了濾波器的濾波效果,為了充分發揮濾波器的性能,在安裝濾波器時應遵循以下原則:

5. 安裝濾波器五點原則

1)在電源入口處就近安裝,最好用濾波器殼體蓋住機箱上的電源線入口孔;

2)接地線越短越好;

3)濾波器殼體與機箱良好搭接;

4)濾波器輸入輸出線分開,不能並行或交叉;

5)避免濾波器附近有強幹擾源。

6. 結論

本文主要介紹了電磁脈衝傳感器在強場強下的校準方法,被測裝置採用模擬量光纖傳輸系統傳輸脈衝信號,具有噪聲低,非線性失真小,動態範圍大的特點。通過測量獲得了對傳感系統的峰值響應靈敏度,一組實驗室間的比對顯示,這一校準方法具有較好的一致性。
責任編輯;zl

打開APP閱讀更多精彩內容

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容圖片侵權或者其他問題,請聯繫本站作侵刪。 侵權投訴

相關焦點

  • 如何減少電子系統的電磁幹擾
    Sam Holland電磁幹擾(EMI),又稱「電噪聲」,是在各種電路中最常見的問題之一。任何帶有快速變化電流的電路都容易通過雜散電磁場產生電磁(EM)幹擾。什麼是電噪聲?電噪聲是系統受雜散電磁場影響時發生的現象。
  • 如何消除電子設備電路中的電磁幹擾
    它一般串聯在電路中,要求其電阻要小(功耗小),當電路正常工作時,它只相當於一根導線,能夠長時間穩定的導通電路,由於電源或外部幹擾而發生電流波動時,也應能承受一定範圍的過載,只有當電路中出現較大的過載電流(故障或短路)時,熔斷器才會動作,通過斷開電流來保護電路的安全,以避免產品燒毀的危險。
  • 如何搞定開關電源EMC設計中難纏的電磁幹擾?
    打開APP 如何搞定開關電源EMC設計中難纏的電磁幹擾? 佚名 發表於 2016-12-22 09:29:41   在開關電源的EMC設計中,工程師需要解決的電磁幹擾問題來自多個方面,電源的主電路系統、變壓器、分布電容等都是引起電磁幹擾的「幕後主導」
  • 電磁幹擾測量和判斷幹擾發生源的方法
    當你的產品由於電磁幹擾發射強度超過電磁兼容標準規定而不能出廠時,或當由於電路模塊之間的電磁幹擾,系統不能正常工作時,我們就要解決電磁幹擾的問題。要解決電磁幹擾問題,首先要能夠「看」到電磁幹擾,了解電磁幹擾的幅度和發生源。本文要介紹有關電磁幹擾測量和判斷幹擾發生源的的方法。
  • EMC設計電路中消滅電磁幹擾的三大利器
    打開APP EMC設計電路中消滅電磁幹擾的三大利器 胡薇 發表於 2018-05-23 11:37:29 濾波電容器、共模電感、磁珠在EMC設計電路中是常見的身影,也是消滅電磁幹擾的三大利器。
  • 電磁幹擾原理
    下面我們就一起學習一下電磁幹擾是如何產生的吧~~~本文引用地址:http://www.eepw.com.cn/article/276278.htm  電磁幹擾,英文名稱為ElectroMagnetic Interference,簡稱EMI,是指任何在傳導或者在有電磁場伴隨著電壓、電流的作用下而產生會降低某個裝置、設備或系統的性能,還有可能對生物或者物質產生不良影響的電磁現象
  • 電磁傳感器檢測信號幹擾的電磁信號檢測方案
    通過多次實驗發現採集電磁數值異常與電機開啟有這明顯的因果關係。並且,電機速度越快,數值越加凌亂,使得車模舵機控制不穩。 車模中,由於電機工作起來電流很大,所產生的電磁幹擾也很強。這部分的幹擾噪聲可以通過電路中的電源線耦合、空間電磁場傳輸等途徑對於信號採集電路和控制電路造成影響。通過電源合理布線、使用恰當的電源去耦電容可以大大減輕噪聲通過線路傳輸的影響。
  • 詳解電磁幹擾的原理
    因此如何有效的抑制電磁幹擾成為模擬工程師必須具備和考慮的因素,在這裡為大家詳述了什麼是電磁幹擾,如何有效的抑制電磁幹擾。   電子線路與電磁幹擾的分析   現代的電子產品,功能越來越強大,電子線路也越來越複雜,電磁幹擾(EMI)和電磁兼容性問題變成了主要問題,電路設計對設計師的技術水平要求也越來越高。
  • 電磁幹擾很嚴重,如何提高CAN總線電磁兼容性
    但是,工業現場環境惡劣,電磁幹擾較為嚴重,如何保證CAN總線通訊的可靠性尤為重要。本文著重介紹CAN總線電磁兼容性能,提出幾種改善CAN總線電磁兼容性能的措施。國際上已經開始對電子產品的電磁兼容性做強制性限制,電磁兼容性能已經成為考核產品性能的重要指標之一,因此必須予以重視。電磁兼容主要包括兩方面的內容,一個是產品本身對外界產生不良的電磁幹擾EMI影響,稱為電磁幹擾發射;另一個是對外界電磁信號的敏感程度,稱為電磁敏感度EMS。幹擾源、耦合途徑及敏感設備是電磁兼容的三要素,缺一不可。電磁幹擾信號的耦合途徑有傳導和輻射兩種。
  • 電磁兼容測量及電磁幹擾三要素
    電磁兼容(Electromagnetic Compatibility,EMC)是指設備在共同的電磁環境中能一起執行各自功能的共存狀態和能力, 即該設備不會由於受到處於同一電磁環境中其他設備的電磁發射導致不允許的降級;也不會使同一電磁環境中其他設備因受其電磁發射而導致不允許的降級。
  • 電路分析:電磁幹擾濾波器原理圖
    以下為一款電磁幹擾濾波器的原理電路,該五端器件有兩個輸入端、兩個輸出端和一個接地端,使用時外殼應接通大地。電路中包括共模扼流圈(亦稱共模電感)L、濾波電容C1~C4.L對串模幹擾不起作用,但當出現共模幹擾時,由於兩個線圈的磁通方向相同,經過耦合後總電感量迅速增大,因此對共模信號呈現很大的感抗,使之不易通過,故稱作共模扼流圈。
  • 電磁幹擾主要來源哪些方面
    當不同的電位向一致移動時,便發生了靜電放電,產生電流,電流周圍產生磁場。如果電流的方向和大小持續不斷變化就產生了電磁波。      電以各種狀態存在,我們把這些所有狀態統稱為電磁。所以EMI標準和EMI檢測是確定所處理的電的狀態,決定如何檢測,如何評價。
  • 如何解決傳導電磁幹擾噪聲?我有招
    打開APP 如何解決傳導電磁幹擾噪聲?我有招 發表於 2016-11-30 15:04:11 使用電磁幹擾濾波電路是為了使最終產品滿足適用的電磁兼容性標準。
  • 開關電源電磁幹擾的產生機理與抑制技術
    1.1 採用濾波器抑制電磁幹擾濾波是抑制電磁幹擾的重要方法,它能有效地抑制電網中的電磁幹擾進入設備,還可以抑制設備內的電磁幹擾進入電網。在開關電源輸入和輸出電路中安裝開關電源濾波器,不但可以解決傳導幹擾問題,同時也是解決輻射幹擾的重要武器。濾波抑制技術分為無源濾波和有源濾波2種方式。
  • 5G通信技術來襲,電磁幹擾問題如何解決?
    隨著5G 通信技術的誕生和發展,高速電子設備集成度和時鐘頻率逐漸升高,日漸複雜的電磁環境使得電子設備飽受電磁幹擾的影響,這在 5G 通信天線系統和晶片封裝中表現尤為突出。如何有效利用電磁信號傳播,同時抑制有害的電磁輻射,進而實現「兼容並畜」,成為通信技術發展革新的一項重要挑戰。天線作為無線通信系統中的核心部件,其所處的電磁環境一直備受關注。
  • 如何利用電感技術來降低電磁幹擾
    如何利用電感技術來降低電磁幹擾 佚名 發表於 2019-11-05 16:26:51 LT8650S器件 我們來看一下ADI公司最近推出的LT8650S器件:雙通道4A 42V同步降壓靜音電源開關
  • 電磁幹擾介紹及電磁兼容設計原理及測試方法
    摘要:針對當前嚴峻的電磁環境,分析了電磁幹擾的來源,通過產品開發流程的分解,融入電磁兼容設計,從原理圖設計、PCB設計、元器件選型、系統布線、系統接地等方面逐步分析,總結概括電磁兼容設計要點,最後,介紹了電磁兼容測試的相關內容。
  • 電磁幹擾在電磁波頻譜中的劃分介紹
    核電磁脈衝幹擾:頻率由KHz直到接近直流,範圍很寬。 三、有意電磁幹擾(Intentional Electromagnetic Interference, IEMI) 近年來,出現有意電磁幹擾(IEMI)這個名詞。它指的是恐怖分子、犯罪分子,以及黑客為破壞電子和電器設備的正常運行而釋放的各類電磁幹擾。黑客的活動和可能有些不同,但是造成的後果是一樣的。
  • 出色模擬工程師必備系列(一):電磁幹擾(EMI)
    TCsednc事實上,電磁幹擾已使民航系統失效、通信不暢、計算機運行錯誤、自控設備誤動作等,甚至危及人身安全。因此如何有效的抑制電磁幹擾成為模擬工程師必須具備和考慮的因素,在這裡為大家詳述了什麼是電磁幹擾,如何有效的抑制電磁幹擾。
  • 無線電能傳輸系統的電磁幹擾,會威脅人身安全,如何有效抑制?
    由於無線電能傳輸系統在傳播過程中需要藉助磁耦合機構將發射側的電能轉化成高頻磁場,電磁場是WPT系統傳輸電能的介質,其帶來的電磁輻射問題將給公眾的人身安全帶來嚴重的威脅。為了有效地抑制無線電能傳輸系統的電磁幹擾,使其滿足ICNIRP等電磁兼容導則,合理的電磁幹擾抑制措施逐漸成為國內外研究工作者的研究重點。