完美的時序:用抖動與相位噪聲測量做時鐘分頻

2020-11-25 電子產品世界

當測量超低抖動的器件與設備時，工程師們必須時刻問一個問題：測得的值是來自DUT(待測設備)，還是來自測試設備。工程師們也總在尋找一些能擴展手頭設備能力的方法。本文描述了一些實用的方式，用於將較高頻率VCO(壓控振蕩器)的時鐘信號做分頻處理。

大多數用於測量抖動的現代設備都可以劃分到兩大類中的一個：時域或頻域。時域設備通常是一種高速數字示波器的形式，有高的單次採樣帶寬。頻域設備一般的形式是頻譜分析儀、帶相位噪聲測量功能的頻譜分析儀，或相位噪聲分析儀。這兩大類中，每一類設備都有自己的優點與缺點。不過，它們測量的都是相同現象，只是採用不同方法。

逐周期的峰值抖動是在一個固定數量周期內(一般是1000個或10000個)，逐個相鄰周期之間的最大差值。當需要限制頻率上的突變大小時，就需要使用它。例如，當驅動一個PLL(鎖相環)時，可能希望限制頻率中的瞬時變化大小，以確保下遊PLL保持鎖定(圖1)。


圖1，當驅動一隻PLL(鎖相環)時，可能希望限制頻率中瞬變的大小，以確保下遊PLL保持鎖定。

峰峰周期抖動是在某個觀測窗內(同樣，一般是1000個或10000個周期)，所有時鐘周期中最大時鐘周期與最小時鐘周期之間的差值(圖2)。這是一個確保數字系統中觸發器建立與保持時間的有用規格。「峰峰」的意思是指一次測量中，最小和最大採樣周期值之間的差值。


圖2，峰峰周期抖動是一個觀察窗口內(通常是1000個或10000個周期)，所有時鐘周期中，最大時鐘周期與最小時鐘周期之間的差值。

TIE(時間間隔誤差)抖動(或叫累積抖動，也叫相位抖動)是在所有時鐘周期上與理想時鐘周期的實際偏差(圖3)。它包括了在所有抖動調製頻率上的抖動，通常用於WAN(廣域網絡)的時序應用，如SONET(同步光網絡)、同步乙太網，以及OTN(光傳送網絡)。


圖3，TIE抖動是整個時鐘周期上與理想時鐘周期的實際差值。

可以建立各種類型的抖動統計，如rms(均方根)、峰峰、逐周期、周期，以及TIE抖動，不過有些更常用。當採用峰峰統計方法時，採樣數必須足夠大，才能提供可信的測量。這種測量通常要包含1000至10000個採樣。

時域設備可以直接測量峰峰、逐周期、周期以及TIE抖動。這種測量方案能夠用於測量低頻時鐘或載波信號的抖動。在數據後處理時採用FFT(快速傅立葉變換)、數字濾波器以及其它技術，就可以對一個頻率段上的相位噪聲值做積分，生成rms相位抖動值。時域設備在測量數據相關抖動時優於頻域系統，因此可用於具有SERDES(串行器/解串器)技術的高速串行連結。

頻域設備無法直接測量峰峰、逐周期或周期的抖動；它原生的能力是測量一個給定頻段上某信號的rms功能。頻域設備還難以測量與數據相關的抖動。然而，高質量頻域儀器的本底噪聲低於時域設備，因此，對於沒有數據相關抖動的超低相位噪聲時鐘信號測量，頻域設備就是最好選擇(表1)。

由於本文的中心是低抖動時鐘信號的測量問題，因此省略了對時域設備的進一步討論，只是提示大家，在從一種抖動測量轉到另一種測量時，可以採用各種數學估算與變換方法。例如，用一個波峰因數和所需要的BER(誤碼率)，就可以在峰峰與rms抖動之間來回換算。另一個例子是用一個時域數據的FFT，提供頻域信息與濾波。不過，多數這類技術都要依賴於數學模型，這些模型可能在多數情況下有很好的近似，但有局限。因此，只能特別小心地使用它們。

有一個值得進一步研究的問題是時鐘(或載波)頻率對抖動測量的影響。直覺上，由一個理想分頻器切分的時鐘信號在其輸入與輸出端都有相同的時鐘沿抖動(圖4)。在圖4中，上方頻率為FO的抖動信號通過一個完美分頻器除以2，產生一個FO/2的時鐘頻率。兩個信號有相同的抖動JO。注意，較低時鐘信號的抖動能量是較高時鐘信號的一半，因為在給定的時間間隔內，其邊沿減半。


圖4，直覺上，一個理想分頻器對一個時鐘信號分頻後，分頻器前後有相同的時鐘沿抖動。

分頻器相關文章:分頻器原理

相關焦點

  • 基於時鐘輸入和相位噪聲的抖動計算應用
    本文將採用低抖動時鐘發生器AD9523為雙通道、14位、250 MSPS ADC AD9643提供時鐘。使用這些產品後，常見的時鐘頻率為245.76 MHz，因此針對AD9523將採用30.72 MHz基準電壓源(外部振蕩器)，並設置內部寄存器，以生成AD9643的低抖動時鐘輸出。根據時鐘輸入和相位噪聲的抖動計算公式：本文引用地址：http://www.eepw.com.cn/article/201610/308175.htm
  • 什麼是抖動和相位噪聲?
    現在很多高速晶片對時鐘的抖動要求都在1ps以下甚至更低。這就需要藉助於其它的測量方法比如相位噪聲(phase noise)的測量方法。我們知道抖動是時間上的偏差，它也可以理解成時鐘相位的變化，這就是相位噪聲。對於時鐘信號，我們觀察其基波的頻譜分布。
  • 理論與實踐:隨機噪聲對時序抖動的影響
    有若干因素會影響隨機時序抖動，包括寬帶噪聲、相位噪聲、雜散信號、壓擺率、帶寬。相位噪聲和寬帶噪聲都是隨機的，而雜散信號是由串擾和電源耦合等各種可確定的幹擾信號導致的確定性響應。如同本文稍後提到的那樣，壓擺率和帶寬也影響抖動。圖1描繪了一條非理想的正弦曲線，它包含了這三種噪聲源。圖2顯示了一個數位訊號，伴隨的抖動隨時間而積累。　　本文旨在解釋和論證時序抖動和這三種噪聲源之間的直接關係。
  • 時鐘的抖動及相噪分析
    傳統最直觀的抖動測量方法是利用餘輝來查看波形的變化。後來演變為高等數學概率統計上的艱深問題，抖動測量結果準還是不準的問題就於是變得更加複雜。時鐘的特性可以用頻率計測量頻率的穩定度，用頻譜儀測量相噪，用示波器測量TIE抖動、周期抖動、cycle-cycle抖動。
  • 使用實時採樣示波器測量相位噪聲——第二部分
    在下面的測量中（圖 1），SSA 的測量結果為藍色，示波器（是德科技 MSOS804A）的測量結果為綠色。在注入的 PM範圍內兩者呈現了完美的一致性。高於 2 MHz 時，由於 SSA 的本底噪聲較低，因此兩條曲線有所分離。
  • 正確理解時鐘器件的抖動性能
    周期抖動是多個周期內對時鐘周期的變化進行統計與測量的結果，相鄰周期間抖動是時鐘相鄰周期的周期差值進行統計與測量的結果，由於這兩種抖動是單個周期或相鄰周期的偏差，表徵的是短期抖動行為。時間間隔誤差又稱為相位抖動(Phase Jitter)，是指信號在電平轉換時，其邊沿與理想時間位置的偏移量，通常表徵的是長期抖動行為。
  • 鮮為人知的相位噪聲特性
    相位噪聲涵蓋範圍很廣，包括相位噪聲特性 、相位噪聲測量方法 以及它對系統性能的影響。傳統相位噪聲分析的重點僅放在單載波無線電系統中正弦波信號的降低，而相位噪聲對多載波接收機、寬帶系統或數字無線電的影響則很少涉及。一些鮮為人知的相位噪聲問題現在越來越引起設計人員的關注。
  • 時鐘振蕩器的原理與作用詳解
    幾乎所有的數字系統在處理信號都是按節拍一步一步地進行的，系統各部分也是按節拍做的，要使電路的各部分統一節拍就需要一個「時鐘信號」，產生這個時鐘信號的電路就是時鐘電路。　　時鐘電路的核心是個比較穩定的振蕩器（一般都用晶體振蕩器），振蕩器產生的是正弦波，頻率不一定是電路工作的時鐘頻率，所以要把這正弦波進行分頻，處理，形成時鐘脈衝，然後分配到需要的地方。
  • 基於FPGA和PLL的倍分頻時鐘的實現
    基於FPGA和PLL的倍分頻時鐘的實現 Triquinne 發表於 2012-11-19 17:07:02 　　現今的FPGA設計大多採用時序邏輯，需要時鐘網絡才能工作，通常情況下，時鐘通過外部晶體振蕩器產生
  • 頻率合成器的相位噪聲分析
    相位噪聲作為頻率合成器的一項重要技術指標，其性能好壞直接影響了電子系統的性能。用這種信號不論做發射激勵信號，還是接收機本振信號以及各種頻率基準時，這些相位噪聲將在解調過程中都會和信號一樣出現在解調終端，引起基帶信噪比下降，影響電子系統目標的分辨能力，即改善因子。接收機本振的相位噪聲，當遇到強幹擾信號時，會產生「倒混頻」使接收機有效噪聲係數增加。
  • 採樣保持(THA)輸出噪聲的兩個關鍵噪聲分量
    輸出緩衝放大器噪聲分量　　噪聲的第二個分量是THA輸出緩衝放大器噪聲貢獻。THA不會對此噪聲採樣，但濾波可以降低此噪聲。可以承受的輸出濾波量取決於所用特定時鐘頻率的建立時間要求。因此，受抖動限制的信噪比(SNR)為 SNRJITTER~ −20log[1/(2π × fSIGNAL × tj)]。　　要計算給定頻率時的總噪聲，須將抖動噪聲功率與熱噪聲功率相加。在HMC661LC4B數據手冊中，HMC661LC4B THA中的抖動值< 70 fs，這是僅對THA進行專門抖動測量得到的。
  • 射頻指標相位噪聲的定義與測試方法簡述
    在雷達應用中，相位噪聲會影響雷達相參處理增益和雜波抑制能力。在高速數字電路中，相位噪聲引起的抖動也會影響數字電路的最高工作頻率。 相位噪聲是振蕩器在短時間內頻率穩定度的度量參數。理想正弦波信號可以表示如下： A (t) =A0 cos(ω0 t +φ ) 真實情況下，幅度、頻率、相位都可能因為噪聲而存在波動。
  • 利用AD9958/AD9959多通道DDS實現相位相干FSK調製器的設計
    但在相干脈衝都卜勒雷達和用於醫療和材料分析的NMR/MRI波譜等應用中，相位相干轉換是首選。本文說明如何配置AD9958/AD9959多通道DDS，通過疊加DDS輸出實現穩定的相位相干頻移鍵控(FSK)調製器。 多通道DDS幾乎完全消除了同步多個單通道器件時遇到的通道間溫度和時序問題。
  • 如何使用相關技術測量相位差
    測量兩個周期信號之間的相位差通常需要採用諸如氣象、計算和通信等方面的科學技術。示波器提供了執行這種測量的快速簡單方法。遺憾的是，示波器的噪聲、帶寬和時間解析度會限制其測量的精度。
  • 基於源級耦合結構的正交二分頻電路
    摘 要： 設計了一種基於源級耦合結構的正交二分頻電路，由兩個完全相同的源級耦合D觸發器級聯構成，交替工作於觸發和鎖存模式。對傳統的源級耦合結構做了適當改進，採用動態負載，通過對PMOS管的開關控制很好地解決了電路工作速度和輸出擺幅間的矛盾；且時鐘開關PMOS和NMOS採用不同直流偏置，便於低電源電壓下直流工作點的選取。
  • 用於CDR電路的相位插值選擇電路設計
    為了滿足採樣要求，參考時鐘相位的最小數目是2，文獻[1]認為數目為4是因為每個時鐘信號在差分完成方式下都自動產生了各自的互補信號，所以這裡將參考時鐘相位的最小數目定為2。這兩個時鐘的相位相鄰，且呈正交關係，儘管可以採用更多的時鐘相位來降低噪聲靈敏度，但正交時鐘產生相對簡便，而且對於數據的抖動性能要求低，同時也可以降低時鐘分布網絡的複雜度以及功耗和面積。
  • 低相位噪聲電壓控制振蕩器(VCO)和穩定基準電壓構成的頻率合成器
    (dBm) RMS抖動 小數模式 (fS) 內部相位噪聲 小數模式 (° rms)  HMC830LP6GE 0.025至3.0 RF通信系統 –114 @ 2 GHz –141 @ 2 GHz +5 159 0.114