正確理解時鐘器件的抖動性能

2021-01-08 電子產品世界

摘要

本文引用地址:http://www.eepw.com.cn/article/185438.htm

在選擇時鐘器件時,抖動指標是最重要的關鍵參數之一。但不同的時鐘器件,對抖動的描述不盡相同,如不帶鎖相環的時鐘驅動器有附加抖動指標要求,而帶鎖相環實現零延時的時鐘驅動器則有周期抖動和周期間抖動指。同時,不同廠家對相關時鐘器件的抖動指標定義條件也不一樣,如在時鐘合成器條件下測試,還是在抖動濾除條件下測試等。

為了正確理解時鐘相關器件的抖動指標規格,同時選擇抖動性能適合系統應用的時鐘解決方案,本文詳細介紹了如何理解兩種類型時鐘驅動器的抖動參數,以及從鎖相環輸出噪聲特性理解時鐘器件作為合成器、抖動濾除功能時的噪聲特性。

1 概述

隨著半導體工藝速度和集成度的提高,以及模擬集成電路設計能力的提升,鎖相環晶片的產品形態越來越豐富,大大提升了系統時鐘方案設計的靈活性,同時降低了系統時鐘方案總成本。目前,鎖相環集成晶片已被廣泛應用於無線通信、數據網絡、消費電子、醫療設備和安防監控等領域,可以實現通信網定時同步、時鐘產生、時鐘恢復和抖動濾除、頻率合成和轉換、時鐘分發和驅動等功能。

面對時鐘器件供應商提供的種類繁多的晶片,為系統設計選擇滿足性能規格,同時總體方案成本又具有競爭力的時鐘電路,是電路設計者面臨的一個難題。由於時鐘器件的關鍵指標是抖動規格,高性能的抖動指標往往價格也要高很多,本文從分析時鐘器件的抖動規格入手,詳細介紹了如何正確地理解在時鐘晶片器件手冊裡該指標的含義。基於抖動指標,介紹了德州儀器(TI)所提供的一系列時鐘器件及其抖動性能,幫助電路設計者選擇最適合自己的時鐘方案。

2 時鐘抖動和鎖相環噪聲模型

對時鐘器件而言,抖動和鎖相環是兩個最基本的概念。

2.1 抖動

如圖1 所示,時鐘抖動可分為三種抖動類型:時間間隔誤差TIE(Time Interval Error)、周期抖動PJ(Period Jitter)和相鄰周期間抖動CCJ(Cycle to Cycle Jitter)。周期抖動是多個周期內對時鐘周期的變化進行統計與測量的結果,相鄰周期間抖動是時鐘相鄰周期的周期差值進行統計與測量的結果,由於這兩種抖動是單個周期或相鄰周期的偏差,表徵的是短期抖動行為。時間間隔誤差又稱為相位抖動(Phase Jitter),是指信號在電平轉換時,其邊沿與理想時間位置的偏移量,通常表徵的是長期抖動行為。

圖1 抖動定義

從時鐘抖動的來源分析,可以把抖動歸納為兩大類:確定性抖動和隨機性抖動。確定性抖動是由可識別的各種幹擾信號造成的,如EMI 輻射、電源噪聲、同步切換噪聲等等,這種抖動幅度是有邊界的,而且可以通過電路設計優化把幹擾源消除或大幅降低,一般是不直接描述時鐘器件的抖動性能。隨機抖動是不能預測的噪聲源,如熱噪聲(也稱為Johnson 噪聲或散粒噪聲),以及半導體加工工藝的局限性等。由於隨機噪聲是由多種不相關噪聲源疊加的, 根據統計理論可以用高斯分布來描述其特性,由此可以得到下面兩種對隨機抖動幅度的表徵:

1. 均值(RMS)抖動,即高斯分布一階標準偏差值。一般採用在規定的濾波器帶寬內的RMS 抖動,如光通信領域常用的積分帶寬是(12KHz ~ 20MHz)。

2. 峰峰值(Peak-to-peak)抖動,即高斯正態曲線上最小測量值到最大測量值之間的差值。根據數據系統誤碼率要求的不同,最小和最大值的取值是不一樣的,如誤碼率為 時,峰峰值約等於14 倍的標準偏差值,即為 。

2.2 相位噪聲

相位噪聲是對時鐘信號噪聲特性的頻域表徵方式,表徵時鐘信號頻率的穩定度,是指偏離載波頻率(f-fc)處1Hz 帶寬內噪聲功率與載波信號總功率的比值,符號為L(f),單位為dBc/Hz。圖2 是一個時鐘信號的頻譜特性,如果單頻信號非常穩定的話,從頻譜上看其邊帶會隨著遠離主頻的位置逐漸降低,在偏離載波(f-fc)處,相位噪聲約等於載波頻率處曲線的高度與f 處曲線的高度之差,即圖中L(f-fc)

圖2 相位噪聲定義

2.3 均值抖動和相位噪聲關係

通過前面分析,噪聲可以用時域的相位抖動指標和頻域的相位噪聲指標來表徵,但兩者反映了是同一個物理現象,故均值抖動可以通過頻域的相位噪聲曲線計算獲得,根據相關文獻,頻域的相位噪聲與均值抖動之間的關係如下式:

註:f1 和f2 為抖動積分上、下限頻率,f0 為信號中心頻率。

下面通過一個具體例子說明頻域的譜密度曲線如何轉換為時域的抖動值。

圖3 是某個鎖相環時鐘器件輸出的相位噪聲,載波頻率Vo= 156.25MHz,為計算方便,把相位噪聲曲線近似為圖中紅色曲線段,AB 和CD 段為常數 dBc/Hz,BC 段20dBc 衰減,冪率近似為 的噪聲類型。

圖3 相位噪聲曲線

按照式子(1)關於相位噪聲與均值抖動間的轉換關係,去積分頻率取值範圍為12KHz ~ 20MHz,則:

2.4 鎖相環噪聲模型

圖4 是典型的鎖相環輸出噪聲分布特性曲線。在鎖相環環路帶寬內,主要噪聲成份是參考時鐘噪聲、分頻器噪聲、PFD 和電荷泵噪聲等;在環路帶寬外,主要噪聲源來自本地振蕩器VCXO/VCO。

分頻器相關文章:分頻器原理 鎖相環相關文章:鎖相環原理

相關焦點

  • 時鐘的抖動及相噪分析
    TIE抖動和相噪抖動之間的關係到底是怎麼推導的呢? ScopeArt先生就常遇到類似的問題,為此,特向本文作者主動邀稿。 作者是高人,但很低調。他為此文花費了很多時間,最終奉獻給大家的這篇文章很乾貨。希望對仍然糾結在抖動的迷霧中的朋友們有所啟發。  抖動是衡量時鐘性能的重要指標,抖動一般定義為信號在某特定時刻相對於其理想位置的短期偏移。
  • 完美的時序:用抖動與相位噪聲測量做時鐘分頻
    當測量超低抖動的器件與設備時,工程師們必須時刻問一個問題:測得的值是來自DUT(待測設備),還是來自測試設備。工程師們也總在尋找一些能擴展手頭設備能力的方法。
  • 基於時鐘輸入和相位噪聲的抖動計算應用
    本文將採用低抖動時鐘發生器AD9523為雙通道、14位、250 MSPS ADC AD9643提供時鐘。使用這些產品後,常見的時鐘頻率為245.76 MHz,因此針對AD9523將採用30.72 MHz基準電壓源(外部振蕩器),並設置內部寄存器,以生成AD9643的低抖動時鐘輸出。根據時鐘輸入和相位噪聲的抖動計算公式:本文引用地址:http://www.eepw.com.cn/article/201610/308175.htm
  • 時鐘振蕩器的原理與作用詳解
    晶體時鐘振蕩器極為適合這方面的許多應用。那麼我們改如何現在合適的時鐘振蕩器?  ---- 時鐘振蕩器有多種封裝,它的特點是電氣性能規範多種多樣。它有好幾種不同的類 型:電壓控制晶體振蕩器(VCXO)、溫度補償晶體振蕩器(TCXO)、恆溫箱晶體振蕩器  (OCXO),以及數字補償晶體振蕩器(DCXO)。每種類型都有自己的獨特性能。
  • IDT公司推出低抖動電壓控制聲表面波振蕩器
    推出用於高端光網絡和通信應用的低抖動電壓控制聲表面波振蕩器 (VCSO, Voltage Controlled Surface Acoustic Wave Oscillator)。新的 VCSO 時鐘發生器進一步擴展了 IDT 公司領先業界的時鐘和計時解決方案產品組合。
  • 理論與實踐:隨機噪聲對時序抖動的影響
    引言   時序抖動和時序噪聲屬於人們了解甚少的工程概念,而它們又是模擬設計和數字設計中最重要的參數。尤其是在高速通信系統中,惡劣的抖動性能會導致更高的誤碼率,並限制系統速度。時序抖動一般定義為數位訊號在某一重要時刻相對於其理想時間位置的短時間偏離。
  • DDS器件產生高質量波形:簡單、高效而靈活
    DDS器件的一般本底噪聲由基板噪聲、熱噪聲效應、接地耦合和其他信號源耦合等因素累積組合決定。DDS器件的本底噪聲、性能雜散和抖動受到電路板布局、電源質量以及--最重要的是--輸入參考時鐘質量的深刻影響。
  • 什麼是抖動和相位噪聲?
    高頻數位訊號的bit周期都非常短,一般在幾百ps甚至幾十ps,很小的抖動都會造成信號採樣位置電平的變化,所以高頻數位訊號對於抖動都有嚴格的要求。實際信號的很複雜,可能既有隨機抖動成分(RJ),也有不同頻率的確定性抖動成分(DJ)。確定性抖動可能由於碼間幹擾或一些周期性幹擾引起,而隨機抖動很大一部分來源於信號上的噪聲。下圖反映的是一個帶噪聲的數位訊號及其判決閾值。
  • Microchip面向下一代數據中心應用推出四款全新20路微分時鐘緩衝器
    20路輸出PCIe時鐘緩衝器是下一代伺服器、數據中心、存儲設備及其他PCIe應用的理想選擇。 隨著數據中心向更高的帶寬和更高速的基礎架構遷移,對更高性能時序器件的需求變的至關重要。MicrochipTechnology Inc.(美國微芯科技公司)近日宣布推出面向下一代數據中心應用的四款全新20路微分時鐘緩衝器,遠超PCIe®第五代(Gen 5)防抖標準。
  • ADC知識點理解:信噪失真比與有效位數(ENOB)
    動態範圍(DR)定義為器件本底噪聲至其規定最大輸出電平之間的範圍,通常用dB表示。 但對於實際的ADC,除了量化噪聲,數據轉換器的SNR也會受到自身熱噪聲和採樣時鐘相位噪聲的限制。
  • 基於HyperLynx的高速PECL交流耦合時鐘
    引言本文引用地址:http://www.eepw.com.cn/article/188363.htm隨著電子技術的不斷發展,數據的傳輸速度越來越快,高速時鐘的應用日益廣泛,如何保證時鐘在高速跳變過程中的信號完整性、抖動
  • 如何正確設計實時時鐘RTC?
    本文引用地址:http://www.eepw.com.cn/article/201804/378274.htm  一、什麼是RTC  實時時鐘(Real_Time Clock)簡稱為RTC,主要為各種電子系統提供時間基準。通常把集成於晶片內部的RTC稱為片內RTC,在晶片外擴展的RTC稱為外部RTC。
  • 大普通信:打造國產高性能時鐘晶片全鏈條
    據悉,時鐘鏈路涉及時鐘源、傳輸通路以及應用,每一環節都有相應的需求和不同的解決方案。從時鐘源來說,需要各類高穩晶振,來提供電路工作所需的頻率、電平驅動、時鐘同步等功能,保持高精度和高穩定性。在傳輸鏈路晶片領域,需要各類時鐘晶片如RTC、PLL等系列晶片。此外,在應用方面,因傳輸信號會產生一些噪聲和抖動信號,就需濾波器之類的器件來處理。
  • 使用兩個具有多DAC同步功能的AD9139器件進行寬帶基帶I/Q發射器設計
    該設計證明了高帶內信號性能,如高無雜散動態範圍(SFDR)、低誤差矢量幅度(EVM)和寬頻帶範圍內的平坦頻率響應。多個通道間的同步性能對於象限誤差校正(QEC)尤為重要。啟用多晶片同步時,轉換器之間的延遲失配可能在一個時鐘周期內,並且存在對齊良好的同步時鐘。高速同步的挑戰是要在過程、電壓和溫度(PVT)中達到數模(DAC)時鐘周期的精度。
  • 如何正確選擇電路保護器件
    打開APP 如何正確選擇電路保護器件 東沃電子 發表於 2020-11-20 14:03:40 隨著科學技術的發展,電力/電子產品日益多樣化、複雜化,所應用的電路保護元件己非昔日的簡單的玻璃管保險絲,通常保護器件有壓敏電阻、TVS、氣體放電管等。己經發展成為一個門類繁多的新興電子元件領域。那麼,正確選擇電路保護器件顯得格外重要,各位工程師們可以百分百做到嗎?
  • AD9958高性能可雙路輸出的DDS器件
    AD9958是Analog Devices公司生產的一款高性能、動態特性優異、可雙路輸出的DDS器件,每路可單獨控制頻率,相位/幅度。這種靈活性可用於校正信號之間由濾波、放大等模擬處理或PCB布局失配而引起的不平衡問題。由於兩個通道共享一個公共系統時鐘,因此它們具有固有的同步性,可支持多個設備的同步。
  • 基於電荷耦合器件的雷達視頻積累電路
    關鍵詞:電荷耦合器件;信噪功率比;視頻積累;傳遞函數本文引用地址:http://www.eepw.com.cn/article/195880.htmO 引言 對於早期脈衝雷達的信號積累主要依靠顯示器餘輝特性及雷達操縱員眼和腦的儲存能力來完成。由於這種積累加入了許多人為因素,對顯示器的餘輝性能也提出了嚴格要求,而且積累效果也是因人而異。