基於電荷耦合器件的雷達視頻積累電路

摘要：電荷耦合器件是一種發展前景良好的金屬氧化物半導體(MOS)集成電路。該電路廣泛應用於彩色成像、信號處理等相關領域。文介紹一種用CCD32l型電荷藕合器件設計和實現的脈衝雷達視頻積累電路，目的在於探討使用該器件實現雷達視頻積累的可行性和實際效果。實踐證明，使用該器件實現雷達信號積累能有效地提高雷達的信噪比，改善雷達的檢測能力，達到增加雷達的發現概率和探測距離的目的。經測試，使用該電路可使雷達信噪比可提高3．5dB。
關鍵詞：電荷耦合器件；信噪功率比；視頻積累；傳遞函數

本文引用地址：http://www.eepw.com.cn/article/195880.htm

O 引言
對於早期脈衝雷達的信號積累主要依靠顯示器餘輝特性及雷達操縱員眼和腦的儲存能力來完成。由於這種積累加入了許多人為因素，對顯示器的餘輝性能也提出了嚴格要求，而且積累效果也是因人而異。因此、近年來，隨著大規模集成電路和高速微處理器的發展，在改造老雷達，充分發揮老雷達性能方面人們提出了許多可行的技術方案。雷達信號積累能有效地提高雷達的信噪比，改善雷達的檢測能力，達到增加雷達發現概率和探測距離的目的。雷達信號積累分為相干積累和非相干積累。相干積累是指雷達的發射和接收載頻有確定的相位關係，積累在中頻實現。非相干積累是指雷達的發射和接收載頻無確定的相位關係，積累在檢波後實現。早期的雷達大部分屬於非相干雷達，因此，對這類雷達進行信號積累應在檢波後，屬於視頻積累。視頻積累較中頻積累簡單易行，在手段上可採用微處理器及軟體編程，也可以用電荷耦合器件及其電路來實現。本文介紹的用電荷耦合器件實現的視頻積累電路成本低廉，適合在中高檔雷達或改造老雷達上使用。

是噪聲功率提高了N倍。則積累後輸出電壓的信噪比為因此電壓信噪比改善為：信噪功率比提高了N倍。

2 設計方案
要實現雷達信號累積相加，一種簡單的方案是把雷達的回波信號延遲一個雷達發射脈衝周期，與未經延遲的回波信號依次相加，實現信號的積累。本方案採用的是一次遞歸型視頻積累電路，原理如圖1所示。由於延遲線是線性網絡，所以通過線性網絡的輸出y(t)是輸入x(t)和網絡脈衝響應h(t)的卷積，

(βl為反饋網絡增益，應小於1)
由傳遞函數可知，積累器是單極點系統，它在Z平面β1處有一極點，如圖2所示。由於Z=esTr，用S=jω代入傳遞函數得出積累器的頻率特性；

|H1(ω)|為最大值：當ωTr=(2n+1)π時，|H1(ω)|最小。頻率特性如圖3所示。因此，積累器實際上是一個線性梳狀濾波器。

3 CCD321型電荷耦合器件性能介紹
電荷藕荷器件CCD321是一種電予可變模擬延遲線，可完成電信號的延遲和暫存模擬信息，時間相關和增強信噪比。它由2個455位的移位寄存器A和B組成，根據需要，每個移位寄存器可單獨使用，也可串聯使用構成910位移位寄存器。每個移位寄存器都有自己的信號注入端、信號輸出端以及時鐘和採樣脈衝輸入端。該器件由單相時鐘驅動，由採樣脈衝採集信號的輸入與輸出，因此，輸出信號在時間上是離散的，在幅度上是模擬的，具有數位訊號與模擬信號的特點。該器件信號帶寬5MHZ，增益3―6dB，信噪比55―60dB，是用於採樣及信號處理的理想器件。它的引腳功能見表1，定時圖如圖4所示，電路圖如圖5所示。

4 視頻積累電路設計
圖6是用CCD321設計的視頻積累器電路原理圖。CCD32l的兩個移位寄存器A和B串聯使用構成910位移位寄存器。視頻信號經910位移位寄存器後應延時一個雷達發射脈衝周期Tr。因此，移位時鐘和採樣脈衝頻率為在雷達發射脈衝頻率300Hz，發射脈衝寬度lOμs條件下，加在電荷耦合器件上的移位時鐘和採樣脈衝頻率為，f=910×300=273KH在發射脈衝寬度內採樣次數n=10×10-6×273×l03=273因此，在這個採樣頻率下採樣存儲信號滿足奈奎斯特採樣定理。圖中所示，由ICIA、ICIB、ICIC、IC2A、IC2B及石英晶體等組成轉移時鐘和採樣脈衝產生電路，TNI21為採樣脈衝整形電路。視頻檢波信號經電壓跟隨器IC3A加到採樣保持電路。採樣保持電路由IC5及保持電容C1組成。採樣保持電路對輸入的視頻信號進行採樣，使直通信號與被延時信號幅頻特性一致。經IC5採樣後的信號送到加法器IC3B的一個輸入端。加法器的輸出分為兩路：一路送入CCD32l輸入端(3腳)進行延時，經910位延時後，從第15腳輸出，再經W1和R6分壓後送入電壓跟隨器IC4A。電壓跟隨器的輸出將信號反饋到加法器的另一個輸入端，實現延時信號與未延時信號的相加。其中、W1和R6是確保反饋係數β1小於1而設置的。加法器的另一路輸出送到電壓跟隨器IC4B。該電壓跟隨器起隔離作用，其輸出即為視頻積累信號。

5 實驗中注意的問題
(1)定做一隻振蕩頻率f0=273KHz的石英晶體，且頻率穩定度要高。CCD32l第4腳、第12腳、第14腳的直流電壓要正確。Vcc採用+12V電源供電，轉移時鐘及採樣脈衝為TTL電平、波形要規整、否則採樣時漏電流較大、採樣「漏鍾」幹擾不移消除。
(2)從雷達視頻檢波器輸出、視放輸入端斷開電路，然後分別接入圖6所示的電路，輸入信號要確保小於1VP―P。
(3)電源電路要加去藕措施，紋波要小。數字地與模擬地要分開設置，否則容易引起相互串擾。

6 結束語
用CCD321設計的雷達視頻積累電路可以提高雷達的信噪比，改善雷達的檢測能力和增加探測距離。經測試，視頻檢波輸出信號為0．4V，噪聲為0．3V，信噪比為Si/Ni≈1．33。經視頻積累電路後，輸出視頻信號為lV，噪聲為0．5V，信噪比為Soi／NoN≈2。因此信噪比提高了20(1g2一lgl．33)≈3．5db。