作者：吳均 一博科技高速先生團隊隊長
溫馨提示：記得看到最後，高速先生提一個問題，您可參與互動問答，回答有獎！
承前：從過濾水的流程來看電源濾波的指導思想，及引出電源供電網絡軌道PDN。
本節：從PDN的角度，看看濾波電容在電源噪聲濾除時起到什麼作用，同時討論下電容的特性，諧振頻率，安裝電感等。
這一篇是「電源是不是必須從濾波電容進入晶片管腳」的最後一篇，換個方式，先來開門見山，亮出觀點和結論，再逐一解釋：
1. 隨著系統工作頻率的提升，PDN噪聲對應的頻段也在提高
2. 濾波電容的諧振頻率點變化不大，比如說，常見的0.1uf的電容，考慮了安裝電感之後，諧振頻率點基本都在10~15M之間，濾除噪聲的作用範圍有限
3. 隨著多層板的普及，平板電容在板級扮演著高頻電容的角色
4. 封裝內電容和Die電容，對高頻噪聲起決定作用
第一條不需要解釋，我們從頻域來考慮PDN問題的時候，噪聲的頻譜分布範圍最好能覆蓋到信號的截止頻率。
第二條，我們來看看常見電容的諧振頻率點以及安裝電感的評估。
圖1是一個Murata 0402封裝，0.1uf電容的參數，諧振頻率25M左右
圖1
圖2是把電容安裝到一個6層板上面，層疊如左圖所示，4、5層是電源地平面對，右圖是安裝之後仿真的諧振頻率，大約是10M左右
圖2
通過簡單的計算，我們就可以評估出電容的安裝電感。
電容諧振頻率的計算公式：
原始電容的諧振頻率為：
安裝之後的諧振頻率為10.1427 MHZ，假定電容值不變，這樣反推出來電感為2.4597 nH，本例中安裝電感大小約為2.07nH。
從圖3可以看出，電容在諧振頻率點之後呈現感性，電容起作用的頻率範圍不會超過諧振頻率點的2~3倍。
圖3
第三條，板級更高頻率的噪聲怎麼辦？多層板設計時注意電源地之間緊耦合，可以成為更加高頻的平板間電容。
圖4是2013年高速先生團隊在研究埋容設計的案例，給出了幾種不同電源地間距的平板阻抗曲線：
電源地間距28.31mil，電源地耦合較差，波形為紅色
電源地間距4.2mil，增加電源地耦合，波形為綠色
使用埋容材料3M_C Ply，間距0.56mil，波形為藍色
能看到平板電容諧振頻率點較高，一般在200M以上，能有效應對幾百兆的高頻電源噪聲。
圖4
第四條，封裝電容和Die電容這裡不做太多描述，只給出一個實際案例，圖5是某晶片，Die電容大小為2071NF。能看到Die電容起作用之後，30M以上的PDN阻抗基本完全被壓下來了。也就是說，30M以上的電源噪聲，進入晶片之後被Die電容濾除。系統設計時不需要考慮這個頻段以上的濾波。
圖5
「鐵路工人，各管一段」，濾波電容作為PDN的一個組成部分，只涵蓋了部分頻段的濾波效果。設計的時候，不需要特別指定電源必須從濾波電容進入晶片管腳。因為這樣設計往往會增加整體的安裝電感，反而影響濾波效果。
關於濾波電容正確的Fan out方式，會在高速先生其他系列的文章裡面進行討論，敬請期待。
如果不想錯過「高速先生」的精彩內容，請記得點擊上方藍字「高速先生」，右上角「...」點選「設為星標」。可第一時間看到高速先的推文，感謝大家的關注和支持！
回復36→高速串行之S參數系列
回復35→高速串行之編碼系列
回復34→高速串行之S參數-連接器系列
回復33→高速串行簡史系列
回復32→電源系列（下）
回復31→電源系列（上）
回復30→DDR系列（下）
回復29→DDR系列（上）
回復28→層疊系列（下）
回復27→層疊系列（上）
回復26→拓撲和端接系列（下）
回復25→拓撲和端接系列（上）
回復24→反射詳解系列文章
回復23→阻抗系列（下）
回復22→阻抗系列（中）
回復21→阻抗系列（上）
回復20→繞線與時序
回復19→SERDES與CDR系列
回復18→既等長，為何不等時系列
回復17→cadence等長處理&規則設置
回復16→DDR時序學習筆記系列
回復15→串行系列
回復14→DDR信號完整性仿真介紹系列
回復13→PCB設計技巧分享一二
回復12→高速設計三座大山
回復11→PCB設計十大誤區-繞不完的等長系列
回復10→PCB設計十大誤區三
回復09→DDRX系列
回復08→高速串行系列
回復07→設計先生之回流設計系列
回復06→略談Allegro Pcb Design 小技巧
回復05→PCB設計十大誤區一二
回復04→微帶線系列
回復03→抽絲剝繭系列
回復02→串擾探秘系列
回復01→案例分享系列