電容的布局布線 - 電源是不是必須從濾波電容進入晶片管腳(PCB設計...

2021-01-15 電子工程專輯

作者：吳均  高速先生團隊隊長

溫馨提示：記得看到最後哦，參加有獎互動！高速先生在微信與您一起探討PCB設計問題。


目錄：


PDN頻段分布及電容的濾波頻段限制

PDN各元素的濾波頻段範圍

電容的諧振頻率計算

電容與安裝電感

電容位置

電容的容值選擇，種類與數量


碰到過好些設計要求裡面寫著電源必須從濾波電容進入晶片管腳，也有不少工程師在實際設計中遵守這個規則，我們這次就一起來看看這個規則的實用場合。


單、雙面板設計的時候，沒有電源、地平面。電源、地網絡是通過走線來進行連接的，這個時候在設計上要求電源和地先走到濾波電容，然後在進入晶片管腳，具體設計如圖1所示


這時候，PDN也就是電源供電網絡，沒有平板電容。然後晶片的工作頻率一般也不高，工作時電源噪聲的頻率包括諧波一般都不超過100M，電源噪聲主要由各級濾波電容來實現濾除。


但是，現在的設計有什麼區別呢？大部分設計採用多層板層疊方式，也就是我們有了專門的電源、地平面了；在大多數的層疊教材中，都會建議在可能的情況下，儘量把電源和地緊鄰在一起，也就是說，我們的電源、地緊耦合形成平板電容；同時系統的工作頻率越來越高，工作時電源噪聲的頻率如果考慮諧波分量的話，動輒幾個G HZ。


那麼，在以上幾個變化的設計條件下，如果我們還堅持按照圖2的方式，電源和地網絡通過過孔連接到濾波電容，然後通過濾波電容連接到晶片，這樣的設計存在哪些問題呢？

 


圖2的設計方式，是假定電容還是主要的濾波元件，限定供電路徑經過電容。但是實際上從圖3我們可以看到，電源供電網絡裡面，電源、地之間形成的平板電容，才是板級響應速度最快的濾波元件。我們希望從濾波元件到供電管腳之間的電感儘量小，提高元件濾波的效率。


我們從兩個角度來理解電源設計的目標。一個是傳統的儲能角度，另一個是頻域的PDN阻抗角度。從儲能角度來說，VRM是蓄水池，Buck電容是我們挑回來放在水缸的水，那麼板上的小濾波電容就是水瓢，這時候我們先忽略晶片內部的封裝基板電容和Die電容（或者我們把這兩種電容理解為身體內部儲存的水）。那麼N年前，當我們身體缺水，口渴的時候，拿著水瓢從水缸舀起水來解渴，如果實在不著急，走到水池邊上埋頭喝水也未嘗不可（那些年，水質乾淨，路上不堵，環境好哈）（電源噪聲頻段不高，用電需要的速度-頻率也不是很高）。


可惜好時光的那年已經匆匆而過了。現在環境汙染，水質變壞，我們再要喝水，已經不敢喝生水了。VRM成了自來水廠，Bulk電容就是設在小區的水塔，通過自來水管接到我們家裡，我們用水壺（小濾波電容）來接水，燒開之後倒在杯子（平板電容）裡，口渴的時候，只能用杯子喝水了。當然如果不著急，又想表現豪爽，直接對著水壺喝水也沒問題。


例子不是100%恰當，只是說明一個問題，現在的PDN設計，我們不能忽視電源、地間的平板電容。既然已經是多層板設計，甚至是8層以上（電源、地板間距離較小）設計，這時候還限定電源地用電強制經過濾波電容，已經是不合理了）


圖4是常見的電容與晶片的Fan out設計方案，我們不需要限定用電經過電容到達晶片管腳。而是要求晶片就近打孔到平面，減少晶片與電容和電源、地平面的距離（安裝電感）。簡單來說，把水杯放在辦公桌上隨手可及的地方，口渴了伸手就能喝水。


電源的事情讓無數工程師頭痛，大家想盡辦法來讓電源變得「乾淨」，濾波電容設計是其一，還有磁珠隔離等其他手段，我們會一一道來。下一節就是從PDN角度來看電源濾波及電容設計。


水的事情也讓升鬥小民頭痛，大家不放心國家的用水標準，絞盡腦汁來加一級過濾。於是活性炭、超級過濾膜，到現在最推崇的RO膜。關心水質的為了得到純水忙忙碌碌，無所謂的直接燒自來水，幾十年了也活的好好的。


看來「水」真是一個好東西，高速先生都喜歡用水來做比喻，是不是該給「水」發點版權費用呢……


如果不想錯過「高速先生」的精彩內容，請記得點擊上方藍字「高速先生」，右上角「...」點選「設為星標」。可第一時間看到高速先的推文，感謝大家的關注和支持！

回復36→高速串行之S參數系列

回復35→高速串行之編碼系列

回復34→高速串行之S參數-連接器系列

回復33→高速串行簡史系列

回復32→電源系列（下）

回復31→電源系列（上）

回復30→DDR系列（下）

回復29→DDR系列（上）

回復28→層疊系列（下）

回復27→層疊系列（上）

回復26→拓撲和端接系列（下）

回復25→拓撲和端接系列（上）

回復24→反射詳解系列文章

回復23→阻抗系列（下）

回復22→阻抗系列（中）

回復21→阻抗系列（上）

回復20→繞線與時序

回復19→SERDES與CDR系列

回復18→既等長，為何不等時系列

回復17→cadence等長處理&規則設置

回復16→DDR時序學習筆記系列

回復15→串行系列

回復14→DDR信號完整性仿真介紹系列

回復13→PCB設計技巧分享一二

回復12→高速設計三座大山

回復11→PCB設計十大誤區-繞不完的等長系列

回復10→PCB設計十大誤區三

回復09→DDRX系列

回復08→高速串行系列

回復07→設計先生之回流設計系列

回復06→略談Allegro Pcb Design 小技巧

回復05→PCB設計十大誤區一二

回復04→微帶線系列

回復03→抽絲剝繭系列

回復02→串擾探秘系列

回復01→案例分享系列

相關焦點

  • PCB設計誤區一:電源是不是必須從濾波電容進入晶片管腳(上)
    作者：吳均     一博科技高速先生團隊隊長碰到過好些設計要求裡面寫著電源必須從濾波電容進入晶片管腳
  • PCB設計誤區-電源是不是必須從濾波電容進入晶片管腳(終結篇)
    承前：從過濾水的流程來看電源濾波的指導思想，及引出電源供電網絡軌道PDN。 本節：從PDN的角度，看看濾波電容在電源噪聲濾除時起到什麼作用，同時討論下電容的特性，諧振頻率，安裝電感等。
  • PCB設計誤區:電源如何進入晶片管腳
    打開APP PCB設計誤區：電源如何進入晶片管腳 吳均 發表於 2021-01-15 10:19:53 　　作者：吳均 一博科技高速先生團隊隊長
  • PCB布局布線的ESD抗擾能力測試和EMC設計
    一般中小型企業，如果沒有專門的EMC工程師，往往這項工作就必須由硬體工程師來承擔。對於整機來說，ESD抗擾能力不僅僅來自晶片的ESD耐壓，PCB的布局布線，甚至與工藝結構也有密切關係。對外接口信號線ESD保護 對外接口的信號線同樣需要保護，否則靜電經過信號線直接到達晶片IO管腳，雖然晶片的IO都有二極體保護，一般可以抵禦+-2KV的靜電，但是對於+-6KV的ESD接觸放電，就會遭遇損壞的風險。同樣是USB接口，如圖2.1，差分信號線D+和D-接了個ESD器件TPD4S012，實際上是與USB電源和地並接反向二極體，把電流導向USB電源或者地。
  • PCB布局布線的相關基本原理和設計技巧
    在電子產品設計中，PCB布局布線是重要的一步，PCB布局布線的好壞將直接影響電路的性能。 [答] 要從運放的幾個接口入手，輸入端要防止空間耦合幹擾和PCB串擾（布局改善）；電源需要不同容值去耦電容。測試可以用示波器的探頭測試上面說的位置，判斷出幹擾從何而來。 PWM信號如果是通過低通濾波變成直流控制電壓的話，可以考慮就進做濾波，或者並聯對地一個小電容，讓PWM的波形變圓，減少高頻分量。
  • PCB布局布線的相關基本原理和設計技巧100問
    在電子產品設計中，PCB布局布線是最重要的一步，PCB布局布線的好壞將直接影響電路的性能。 現在，雖然有很多軟體可以實現PCB自動布局布線。但是隨著信號頻率不斷提升，很多時候，工程師需要了解有關PCB布局布線的最基本的原則和技巧，才可以讓自己的設計完美無缺。
  • 去耦電容的選擇、容值計算和pcb布局布線詳解
    去耦電容的應用的非常廣泛，在電路應用過程中對於去耦電容的容值計算和PCB電路布局布線有一些我們必須要了解的技巧。 　　有源器件在開關時產生的高頻開關噪聲將沿著電源線傳播。去耦電容的主要功能就是提供一個局部的直流電源給有源器件，以減少開關噪聲在板上的傳播，和將噪聲引導到地。
  • PCB布局時如何擺放及安裝去耦電容
    由圖(c)可以看出在輸出由低電平轉換到高電平時電源電流有一個短暫而幅度很大的尖峰。尖峰電源電流的波形隨所用器件的類型和輸出端所接的電容負載而異。產生尖峰電流的主要原因是：輸出級的T3、T4管短設計內同時導通。
  • 如何畫雙層pcb板_雙層pcb板布線規則(操作技巧與案例分析)
    雙層pcb，意思是在一塊pcb板子的頂層和底層都畫導線。雙面板解決了單面板中因為布線交錯的難點（可以通過孔導通到另一面），即正反兩面都有布線，元器件可以焊接在正面，也可以焊接在反面，雙層線路板這種電路板的兩面都有元器件和布線，不容質疑，設計雙層PCB板的難度要高更多，下面我們來分析下雙層pcb板布線規則並分享給大家如何畫雙層pcb板。
  • 電巢學堂:104條 PCB 布局布線技巧問答,助你畫板無憂!
    在電子產品設計中，PCB布局布線是重要的一步，PCB布局布線的好壞將直接影響電路的性能。 下面涵蓋了PCB布局布線的相關基本原理和設計技巧，以問答形式解答了有關PCB布局布線方面的疑難問題。
  • 電源模塊PCB設計
    我們為什麼要講電流，是因為PCB設計時，每條線的寬度不是隨便設的，是要根據原理圖裡元件節點間的電流大小來確定的(請查《PCB設計銅鉑厚度、線寬和電流關係表》)。電流大小、電流流向要搞清楚，做板才恰到好處。　　PCB設計時，元件的布局要緊湊，要讓所有的連線儘可能短，要按原理圖元件功能關係去布局元件與走線。
  • 開關電源的電磁幹擾分析 PCB布局及布線介紹
    本文將分析開關電源電磁幹擾的各種產生機理，並在其基礎之上，提出開關電源的電磁兼容設計方法。 開關電源的電磁幹擾分析 開關電源的結構如圖1所示。首先將工頻交流整流為直流，再逆變為高頻，最後再經整流濾波電路輸出，得到穩定的直流電壓。電路設計及布局不合理、機械振動、接地不良等都會形成內部電磁幹擾。同時，變壓器的漏感和輸出二極體的反向恢復電流造成的尖峰，也是潛在的強幹擾源。
  • 電巢學堂:104條 PCB 布局布線技巧問答,助你畫板無憂!_騰訊新聞
    在電子產品設計中，PCB布局布線是重要的一步，PCB布局布線的好壞將直接影響電路的性能。但是隨著信號頻率不斷提升，很多時候，工程師需要了解有關PCB布局布線的基本的原則和技巧，才可以讓自己的設計完美無缺。 下面涵蓋了PCB布局布線的相關基本原理和設計技巧，以問答形式解答了有關PCB布局布線方面的疑難問題。
  • 從EMC角度考慮常用電路設計及PCB設計
    差模幹擾大時，可增加其值進行抑制；Cy1和Cy2為Y電容，防止共模幹擾。共模幹擾大時，可增加其值進行抑制。需要注意的是，如自行設計濾波電路，Y電容不可設計在輸入端，也不可雙端都加Y電容。 浪湧設計一般採用壓敏電阻。差模可根據電源輸入耐壓選取；共模需要電源輸入耐壓和產品耐壓測試綜合考慮。 當浪湧能量大時，也可考慮壓敏電阻（或TVS）與放電管組合設計。
  • 答題|當刪則刪,這種電容本不該出現
    人人都說小電容濾高頻，加上一些pF電容後安全感爆表，成功有望，發揮安定人心、鼓舞士氣的去耦作用。2.一些大運算處理晶片上面安裝著01005的電容，可以猜測是pF級。3.裸晶矽晶片通過金線與線路連接，在電源金腳旁放置小電容去耦。3.吳隊編寫的Cadence書籍裡有關於板內電容講述，我想電容被壓合在板內，安裝電感應該很小，能發揮小電容的作用。
  • 開關電源PCB布線設計技巧——降低EMI
    在數字電路排版中，許多數字晶片可以通過PCB軟體來自動排列，且晶片之間的連接線可以通過PCB軟體來自動連接。用自動排版方式排出的開關電源肯定無法正常工作。所以，沒計人員需要對開關電源PCB排版基本規則和開關電源工作原理有一定的了解。 1.1 電容高頻濾波特性
  • 開關電源DCDC模塊如何進行PCB設計
    2.開關電源設計要點 1） 第一時間下載主晶片的datasheet，按照推薦的布局布線來進行操作（以TPS55540為例）； 3） 開關電源的布局要緊湊，採取一字型布局，元器件應整齊、均勻、緊湊的排列在PCB上，儘量減少和縮短各元器件之間的引線和連接，儘量少打過孔來連接，關鍵濾波電容的放置一定要合理（最好按照datasheet放置）。
  • 硬體設計:電容電感磁珠總結
    對類型的命名方式為：Z－整流管 X－低頻小功率管 U－光電管 K－開關管 CS－場效應管。磁珠電感：為了濾除電源電路對系統的噪聲幹擾，往往在電源輸出增加一個電感或磁珠，以濾除電源電路帶來的噪聲。電感的濾波是反射式濾波，對各種頻率的信號都有衰減，磁珠則是吸收式濾波，只對1KHz信號有大的衰減，對其他信號衰減較小。
  • 去耦電容和bypass電容、濾波電容的原理和區別
    本文引用地址：http://www.eepw.com.cn/article/201710/368863.htm　　在這裡我們主要給大家介紹bypass電容（旁路電容）與去耦電容、濾波電容、儲能電容的區別，這在電子設計中非常重要。　　去耦電容與旁路電容有什麼區別？
  • PCB設計時,去耦電容該怎麼放?
    理解去耦半徑最好的辦法就是考察噪聲源和電容補償電流之間的相位關係。當晶片對電流的需求發生變化時，會在電源平面的一個很小的局部區域內產生電壓擾動，電容要補償這一電流(或電壓)，就必須先感知到這個電壓擾動。