PCB設計誤區一:電源是不是必須從濾波電容進入晶片管腳(上)

2021-01-19 高速先生

作者:吳均     一博科技高速先生團隊隊長


碰到過好些設計要求裡面寫著電源必須從濾波電容進入晶片管腳,也有不少工程師在實際設計中遵守這個規則,我們這次就一起來看看這個規則的實用場合。


單、雙面板設計的時候,沒有電源、地平面。電源、地網絡是通過走線來進行連接的,這個時候在設計上要求電源和地先走到濾波電容,然後在進入晶片管腳,具體設計如圖1所示


這時候,PDN也就是電源供電網絡,沒有平板電容。然後晶片的工作頻率一般也不高,工作時電源噪聲的頻率包括諧波一般都不超過100M,電源噪聲主要由各級濾波電容來實現濾除。


但是,現在的設計有什麼區別呢?大部分設計採用多層板層疊方式,也就是我們有了專門的電源、地平面了;在大多數的層疊教材中,都會建議在可能的情況下,儘量把電源和地緊鄰在一起,也就是說,我們的電源、地緊耦合形成平板電容;同時系統的工作頻率越來越高,工作時電源噪聲的頻率如果考慮諧波分量的話,動輒幾個G HZ。


那麼,在以上幾個變化的設計條件下,如果我們還堅持按照圖2的方式,電源和地網絡通過過孔連接到濾波電容,然後通過濾波電容連接到晶片,這樣的設計存在哪些問題呢?

 


圖2的設計方式,是假定電容還是主要的濾波元件,限定供電路徑經過電容。但是實際上從圖3我們可以看到,電源供電網絡裡面,電源、地之間形成的平板電容,才是板級響應速度最快的濾波元件。我們希望從濾波元件到供電管腳之間的電感儘量小,提高元件濾波的效率。


我們從兩個角度來理解電源設計的目標。個是傳統的儲能角度,另一個是頻域的PDN阻抗角度。從儲能角度來說,VRM是蓄水池,Buck電容是我們挑回來放在水缸的水,那麼板上的小濾波電容就是水瓢,這時候我們先忽略晶片內部的封裝基板電容和Die電容(或者我們把這兩種電容理解為身體內部儲存的水)。那麼N年前,當我們身體缺水,口渴的時候,拿著水瓢從水缸舀起水來解渴,如果實在不著急,走到水池邊上埋頭喝水也未嘗不可(那些年,水質乾淨,路上不堵,環境好哈)(電源噪聲頻段不高,用電需要的速度-頻率也不是很高)。


可惜好時光的那年已經匆匆而過了。現在環境汙染,水質變壞,我們再要喝水,已經不敢喝生水了。VRM成了自來水廠,Bulk電容就是設在小區的水塔,通過自來水管接到我們家裡,我們用水壺(小濾波電容)來接水,燒開之後倒在杯子(平板電容)裡,口渴的時候,只能用杯子喝水了。當然如果不著急,又想表現豪爽,直接對著水壺喝水也沒問題。


例子不是100%恰當,只是說明一個問題,現在的PDN設計,我們不能忽視電源、地間的平板電容。既然已經是多層板設計,甚至是8層以上(電源、地板間距離較小)設計,這時候還限定電源地用電強制經過濾波電容,已經是不合理了)


圖4是常見的電容與晶片的Fan out設計方案,我們不需要限定用電經過電容到達晶片管腳。而是要求晶片就近打孔到平面,減少晶片與電容和電源、地平面的距離(安裝電感)。簡單來說,把水杯放在辦公桌上隨手可及的地方,口渴了伸手就能喝水。


電源的事情讓無數工程師頭痛,大家想盡辦法來讓電源變得「乾淨」,濾波電容設計是其一,還有磁珠隔離等其他手段,我們會一一道來。下一節就是從PDN角度來看電源濾波及電容設計。


水的事情也讓升鬥小民頭痛,大家不放心國家的用水標準,絞盡腦汁來加一級過濾。於是活性炭、超級過濾膜,到現在最推崇的RO膜。關心水質的為了得到純水忙忙碌碌,無所謂的直接燒自來水,幾十年了也活的好好的。


看來「水」真是一個好東西,高速先生都喜歡用水來做比喻,是不是該給「水」發點版權費用呢……


回復36→高速串行之S參數系列

回復35→高速串行之編碼系列

回復34→高速串行之S參數-連接器系列

回復33→高速串行簡史系列

回復32→電源系列(下)

回復31→電源系列(上)

回復30→DDR系列(下)

回復29→DDR系列(上)

回復28→層疊系列(下)

回復27→層疊系列(上)

回復26→拓撲和端接系列(下)

回復25→拓撲和端接系列(上)

回復24→反射詳解系列文章

回復23→阻抗系列(下)

回復22→阻抗系列(中)

回復21→阻抗系列(上)

回復20→繞線與時序

回復19→SERDES與CDR系列

回復18→既等長,為何不等時系列

回復17→cadence等長處理&規則設置

回復16→DDR時序學習筆記系列

回復15→串行系列

回復14→DDR信號完整性仿真介紹系列

回復13→PCB設計技巧分享一二

回復12→高速設計三座大山

回復11→PCB設計十大誤區-繞不完的等長系列

回復10→PCB設計十大誤區三

回復09→DDRX系列

回復08→高速串行系列

回復07→設計先生之回流設計系列

回復06→略談Allegro Pcb Design 小技巧

回復05→PCB設計十大誤區一二

回復04→微帶線系列

回復03→抽絲剝繭系列

回復02→串擾探秘系列

回復01→案例分享系列

一博科技成立於2003年3月,專注於高速PCB設計、PCB制板、SMT焊接加工和供應鏈服務。我司在中國、美國、日本設立研發機構,全球研發工程師600餘人。超大規模的高速PCB設計團隊,引領技術前沿,貼近客戶需求。


一博旗下PCB板廠位於深圳松崗,採用來自日本、德國等一流加工設備,TPS精益生產管理以及品質管控體系的引入,致力為廣大客戶提供高品質、高多層的制板服務。


一博旗下PCBA總廠位於深圳,並在上海、成都設立分廠,廠房面積15000平米,現有20條SMT產線,配備全新進口富士XPF、NXT3、AIMEX III、全自動錫膏印刷機、十溫區回流爐、波峰焊等高端設備,並配有AOI、XRAY、SPI、智能首件測試儀、全自動分板機、BGA返修臺、三防漆等設備,專注研發打樣、中小批量的SMT貼片、組裝等服務。作為國內SMT快件廠商,48小時準交率超過95%。常備一萬餘種YAGEO、MURATA、AVX、KEMET等全系列阻容以及常用電感、磁珠、連接器、晶振、二三極體,源自原廠或一級代理,現貨在庫,並提供全BOM元器件供應。


PCB設計、制板、貼片、物料一站式硬體創新平臺,縮短客戶研發周期,方便省心,值得信賴。


EDADOC,Your Best Partner.



相關焦點

  • 電容的布局布線 - 電源是不是必須從濾波電容進入晶片管腳(PCB設計...
    目錄: PDN頻段分布及電容的濾波頻段限制 PDN各元素的濾波頻段範圍 電容的諧振頻率計算 電容與安裝電感 電容位置 電容的容值選擇,種類與數量 碰到過好些設計要求裡面寫著電源必須從濾波電容進入晶片管腳
  • PCB設計誤區-電源是不是必須從濾波電容進入晶片管腳(終結篇)
    承前:從過濾水的流程來看電源濾波的指導思想,及引出電源供電網絡軌道PDN。 本節:從PDN的角度,看看濾波電容在電源噪聲濾除時起到什麼作用,同時討論下電容的特性,諧振頻率,安裝電感等。
  • PCB設計誤區:電源如何進入晶片管腳
    打開APP PCB設計誤區:電源如何進入晶片管腳 吳均 發表於 2021-01-15 10:19:53   作者:吳均 一博科技高速先生團隊隊長
  • 電源模塊PCB設計
    本文引用地址:http://www.eepw.com.cn/article/201706/359942.htm  線性電源  線性電源功率器件工作在線性狀態,如我們常用的穩壓晶片LM7805、LM317、SPX1117等。下圖一是LM7805穩壓電源電路原理圖。
  • 答題|當刪則刪,這種電容本不該出現
    人人都說小電容濾高頻,加上一些pF電容後安全感爆表,成功有望,發揮安定人心、鼓舞士氣的去耦作用。2.一些大運算處理晶片上面安裝著01005的電容,可以猜測是pF級。3.裸晶矽晶片通過金線與線路連接,在電源金腳旁放置小電容去耦。3.吳隊編寫的Cadence書籍裡有關於板內電容講述,我想電容被壓合在板內,安裝電感應該很小,能發揮小電容的作用。
  • 開關電源PCB布線設計技巧——降低EMI
    但是,必須避免在高頻電流返同路徑上放置過多過。否則,地層上高頻電流走線會遭到破壞。如果必須在高頻電流路徑上放置一些過孔的活,過孔之間可以留出一空間讓高頻電流順利通過,圖12顯示了過孔放置方式。 五、電源排版基本要點5:過孔放置不應破壞高頻電流在地層上的流經。
  • 分析電源設計中的電容選用實例
    電源往往是我們在電路設計過程中最容易忽略的環節。作為一款優秀的設計,電源設計應當是很重要的,它很大程度影響了整個系統的性能和成本。 電源設計中的電容使用,往往又是電源設計中最容易被忽略的地方。本文引用地址:http://www.eepw.com.cn/article/174995.htm一、電源設計中電容的工作原理在電源設計應用中,電容主要用於濾波(filter)和退耦/旁路(decoupling/bypass)。濾波是將信號中特定波段頻率濾除的操作,是抑制和防止幹擾的一項重要措施。
  • 硬體設計:電容電感磁珠總結
    對類型的命名方式為:Z-整流管 X-低頻小功率管 U-光電管 K-開關管 CS-場效應管。磁珠電感:為了濾除電源電路對系統的噪聲幹擾,往往在電源輸出增加一個電感或磁珠,以濾除電源電路帶來的噪聲。電感的濾波是反射式濾波,對各種頻率的信號都有衰減,磁珠則是吸收式濾波,只對1KHz信號有大的衰減,對其他信號衰減較小。
  • 從EMC角度考慮常用電路設計及PCB設計
    差模幹擾大時,可增加其值進行抑制;Cy1和Cy2為Y電容,防止共模幹擾。共模幹擾大時,可增加其值進行抑制。需要注意的是,如自行設計濾波電路,Y電容不可設計在輸入端,也不可雙端都加Y電容。 浪湧設計一般採用壓敏電阻。差模可根據電源輸入耐壓選取;共模需要電源輸入耐壓和產品耐壓測試綜合考慮。 當浪湧能量大時,也可考慮壓敏電阻(或TVS)與放電管組合設計。
  • 開關電源DCDC模塊如何進行PCB設計
    開關電源的基本構成如下圖所示,其中DC-DC變換器用於進行功率轉換,他是開關電源的核心部分,此外還有啟動、過流和過壓保護、噪聲濾波等電路。 3) 開關電源的布局要緊湊,採取一字型布局,元器件應整齊、均勻、緊湊的排列在PCB上,儘量減少和縮短各元器件之間的引線和連接,儘量少打過孔來連接,關鍵濾波電容的放置一定要合理(最好按照datasheet放置)。
  • 去耦電容和bypass電容、濾波電容的原理和區別
    本文引用地址:http://www.eepw.com.cn/article/201710/368863.htm  在這裡我們主要給大家介紹bypass電容(旁路電容)與去耦電容、濾波電容、儲能電容的區別,這在電子設計中非常重要。  去耦電容與旁路電容有什麼區別?
  • 工程師不可不知的開關電源關鍵設計(四)
    5 濾波器結構  濾波是一種抑制傳導幹擾的方法。例如,在電源輸入端接上濾波器,可以抑制來自電網的噪聲對電源本身的侵害,也可以抑制由開關電源產生並向電網反饋的幹擾。電源濾波器作為抑制電源線傳導幹擾的重要單元,在設備或系統的電磁兼容設計中具有極其重要的作用。它不僅可以抑制傳輸線上的傳導幹擾,同時對傳輸線上的輻射發射也具有顯著的抑制效果。
  • 一款實用高性能開關電源的設計與實現
    1 開關電源總體設計方案開關電源的總體結構如圖1所示,它主要由220V交流電壓整流及濾波電路、功率因數校正電路、DC/DC變換器三大部分組成。2.1APFC晶片及控制方案電源系統中選用性能優良的Infineon(英飛凌)公司的APFC晶片TDA4863,所設計的功率因數校正主電路及元器件參數見圖2,開關管VT1選用增強型MOSFET。具體控制方案為:從負載側A點反饋取樣,引入雙閉環電壓串聯負反饋,以穩定DC/DC變換器的輸入電壓和整個系統的輸出電壓。
  • 不要再把電源濾波電容加倍了,後果很嚴重!
    我們也曾經被教育過:濾波電容越大,則濾波後的輸出電壓紋波越小。那電源濾波電容的容量越大就越好嗎?首先,毫無疑問,容量越大則成本越高,但更重要的是,濾波容量大到一定程度,電容容量所帶來的好處會越少。紋波電流在電壓上的表現就是脈動電壓(紋波),電容器所能承受的最大允許紋波電流受溫度、損耗角度及交流頻率等參數的限制,在數據手冊中通常用 IR來表示,如下圖所示的紋波電流(下圖來自VISHAY鋁電解電容038 RSU數據手冊) :該系列電解電容的紋波電流如下圖所示:上圖是耐壓值為25V的濾波電容的部分數據,相同工藝及容量下,耐壓越高則相應的紋波允許電流也越高,
  • 濾波電容越大越好嗎?
    退耦是指對電源採取進一步的濾波措施,去除兩級間信號通過電源互相干擾的影響。耦合常數是指耦合電容值與第二級輸入阻抗值乘積對應的時間常數。但是經過偶查閱了相關資料,才發現其實decouple和bypass從根本上來說沒有任何區別,兩者在稱謂上可以互換。兩者的作用低俗一點說:當電源用。所謂噪聲其實就是電源的波動,電源波動來自於兩個方面:電源本身的波動,負載對電流需求變化和電源系統相應能力的差別帶來的電壓波動。而去藕和旁路電容都是相對負載變化引起的噪聲來說。
  • 電源PCB設計與EMC的關聯超詳細分析
    設計電路時就要考慮的EMC嚴酷等級從容設計,比如設置幾級濾波,Y電容數量的個數以及位置。壓敏大小數量選擇,都與我們對EMC的需求密切相關,歡迎大家一起討論看似簡單其實每個元器件蘊含深刻道理的EMI電路。
  • PCB布局時如何擺放及安裝去耦電容
    由圖(c)可以看出在輸出由低電平轉換到高電平時電源電流有一個短暫而幅度很大的尖峰。尖峰電源電流的波形隨所用器件的類型和輸出端所接的電容負載而異。產生尖峰電流的主要原因是:輸出級的T3、T4管短設計內同時導通。
  • 高速數字系統的濾波電容參數如何確定
    我們在電源濾波電路上可以看到各種各樣的電容,100uF,10uF,100nF,10nF不同的容值,那麼這些參數是如何確定的? 數字電路要運行穩定可靠,電源一定要」乾淨「,並且能量補充一定要及時,也就是濾波去耦一定要好。什麼是濾波去耦,簡單的說就是在晶片不需要電流的時候存儲能量,在你需要電流的時候我又能及時的補充能量。不要跟我說這個職責不是DCDC、LDO的嗎,對,在低頻的時候它們可以搞定,但高速的數字系統就不一樣了。 先來看看電容,電容的作用簡單的說就是存儲電荷。
  • 大小電容並聯做電源濾波原因
    簡介:本文介紹了大小電容並聯做電源濾波的原因。  而一些小容量電容則剛剛相反,由於容量小,因此體積可以做得很小(縮短了引線,就減小了ESL,因為一段導線也可以看成是一個電感),而且常使用平板電容的結構,這樣小容量電容就有很小 ESL,這樣它就具有了很好的高頻性能,但由於容量小的緣故,對低頻信號的阻抗大。  所以,如果我們為了讓低頻、高頻信號都可以很好的通過,就採用一個大電容再並上一個小電容的方式。
  • PCB設計100問
    [答] 好的EMI/EMC 設計必須一開始布局時就要考慮到器件的位置, PCB 疊層的安排,重要聯機的走法, 器件的選擇等。最理想的單點接地,應該是要了解晶片內部模擬和數字部分的連接點位置,然後把PCB板上的單點連接位置也設計在晶片的模擬和數字分界點。